系統(tǒng)級(jí)芯片功能的實(shí)現(xiàn)基于軟件，其復(fù)雜性與日俱增，所以通常一個(gè)公司在設(shè)計(jì)資源的配置上，軟件部分的投入都要大于硬件。SoC設(shè)計(jì)規(guī)模的不斷升級(jí)使得軟件驗(yàn)證越來越困難，一旦硬件設(shè)計(jì)定型，軟件也無法改變，如果在設(shè)計(jì)時(shí)不能做好軟/硬件協(xié)同設(shè)計(jì)和驗(yàn)證，其風(fēng)險(xiǎn)巨大。

　　選擇合適的驗(yàn)證方法

　　Synopsys公司銷售總監(jiān)Lawrence A. Vivolo表示，由于缺乏各種可負(fù)擔(dān)的、而且隨時(shí)可用的基于硬件的驗(yàn)證解決方案，設(shè)計(jì)師們往往只能在設(shè)計(jì)周期的后期才開始軟/硬件協(xié)同驗(yàn)證和系統(tǒng)級(jí)確認(rèn)，但是在最后時(shí)刻增加的系統(tǒng)級(jí)硬件和軟件錯(cuò)誤通常造成項(xiàng)目的延遲。“15年前做系統(tǒng)芯片設(shè)計(jì)是先設(shè)計(jì)好硬件再著手軟件設(shè)計(jì)，但現(xiàn)在已經(jīng)是軟硬件協(xié)同設(shè)計(jì)，而軟件設(shè)計(jì)的步伐越來越跟不上硬件設(shè)計(jì)的發(fā)展，因?yàn)殡S著芯片設(shè)計(jì)規(guī)模的增加，軟件的調(diào)試難度越來越大，”Vivolo說。

　　為了克服上述問題，必須進(jìn)行協(xié)同仿真驗(yàn)證，但選擇合適的工具才能真正提高驗(yàn)證效率。Vivolo先生認(rèn)為，不同的仿真方式在頻率速度和支持的設(shè)計(jì)容量上都有所不同。Sim仿真的速度較小，為1Hz～100Hz，ICE（內(nèi)電路仿真器）通常為2.5MHz或5MHz～10MHz，支持2M Gate，而Proto的速度就高很多，可以達(dá)到25～75MHz,其I/O口速度可以達(dá)到200MHz,并且能夠支持50M Gate的設(shè)計(jì)規(guī)模。“ICE更多用于硬件調(diào)試和糾錯(cuò)，但在一些高速設(shè)計(jì)中，比如WiFi、HDTV、以太網(wǎng)等，ICE會(huì)用space buffer的方式來提速，不過效果并不太好，并且ICE的成本很高，”Vivolo說，“Proto基于FPGA，不僅速度高，而且其軟件驗(yàn)證成本較低，非常適用與軟硬件系統(tǒng)級(jí)調(diào)試。”

　　HAPS-60特性：高容量、快速和完整IP

　　HAPS是一個(gè)模塊化的電路板系統(tǒng)，由現(xiàn)成主板和現(xiàn)成的或客戶訂制的子板組成，通過采用多種不同的堆疊方式來適應(yīng)和支持多種設(shè)計(jì)風(fēng)格和要求。HAPS系統(tǒng)獨(dú)特的模塊化允許相同的主板能夠在多個(gè)項(xiàng)目或配置上重復(fù)使用，只需簡(jiǎn)單地增加或更換子板或子系統(tǒng)。Synopsys推出的最新一款快速原型系統(tǒng)HAPS-60系列可降低復(fù)雜SoC設(shè)計(jì)和驗(yàn)證挑戰(zhàn)，是Confirma Rapid Prototyping Platform快速原型平臺(tái)的一部分。它采用運(yùn)行在實(shí)際速度的、真實(shí)的接口，可確保早期的軟/硬件的協(xié)同驗(yàn)證和以接近實(shí)時(shí)的、實(shí)際運(yùn)行速率實(shí)現(xiàn)系統(tǒng)級(jí)集成。

　　HAPS-60系列所提供的獨(dú)有的功能和特性組合，可確保在設(shè)計(jì)周期的更早階段開始軟件開發(fā)和系統(tǒng)級(jí)驗(yàn)證。同HAPS-50相比，HAPS-60系列采用了Xilinx最新的Virtex-6器件，其容量提升了2倍，速度增加了30%，其高達(dá)200MHz的時(shí)鐘頻率可支持要求實(shí)時(shí)接口的各種應(yīng)用，如視頻、蜂窩數(shù)據(jù)和實(shí)時(shí)網(wǎng)絡(luò)流量。并且集成了更多的預(yù)先測(cè)試過的IP和先進(jìn)的驗(yàn)證功能于一身，提供了市場(chǎng)上最全面的原型系統(tǒng)。HAPS-60還包含其它解決方案所沒有的各種性能增強(qiáng)技術(shù)，這確保了全系統(tǒng)集成和現(xiàn)實(shí)環(huán)境中所有硬件和軟件的檢測(cè)。軟件開發(fā)者通過在接近實(shí)時(shí)和系統(tǒng)級(jí)環(huán)境中編寫、執(zhí)行和調(diào)試代碼，從而確保在芯片問世前就能盡早發(fā)現(xiàn)和消除硬件和軟件中的錯(cuò)誤。

　　Vivolo表示，結(jié)合HAPS的靈活架構(gòu)以及獨(dú)有的高容量分區(qū)軟件（可滿足FPGA和ASIC日益增加的設(shè)計(jì)容量）和全新自動(dòng)化高速時(shí)分復(fù)用（HSTDM，它能將驗(yàn)證平臺(tái)的帶寬速度提高25%并相當(dāng)于在不改變引腳數(shù)量基礎(chǔ)上將I/O口數(shù)量提升7倍）技術(shù)，HAPS-60系列能夠?qū)崿F(xiàn)比其它各種原型系統(tǒng)更高的容量。這種容量?jī)?yōu)勢(shì)使設(shè)計(jì)團(tuán)隊(duì)能夠?yàn)楦鞣N非常大的片上系統(tǒng)芯片建立原型。單獨(dú)的一塊HAPS電路板（HAPS-64）能夠支持1800萬ASIC門的各種設(shè)計(jì)，而且還可將多個(gè)電路板連接在一起，從而實(shí)現(xiàn)更高的容量，這一特性能也夠保證以前的投資不會(huì)浪費(fèi)。

　　Vivolo強(qiáng)調(diào)，HAPS-60包含了很多DesignWareIP核, 諸如超高速SuperSpeed USB3.0、PCIe和HDMI等,這些IP已經(jīng)在HAPS系統(tǒng)上經(jīng)過預(yù)先測(cè)試 ,設(shè)計(jì)師們?cè)趶氖孪到y(tǒng)級(jí)硬件和軟件原型驗(yàn)證過程中,可以采用這些相同的并已經(jīng)驗(yàn)證過的SoC產(chǎn)品級(jí)RTL。從原型到生產(chǎn)采用相同的RTL可縮短項(xiàng)目進(jìn)度和降低風(fēng)險(xiǎn)。“有了預(yù)先測(cè)試過的DesignWare IP，采用HAPS系統(tǒng)的項(xiàng)目負(fù)責(zé)人就能夠?qū)⑺麄兊墓こ藤Y源集中到產(chǎn)品差異化和系統(tǒng)確認(rèn)，而不是對(duì)其原型的IP部分進(jìn)行驗(yàn)證。”

　　另外，HAPS-60驗(yàn)證平臺(tái)基于Synopsys的高性能通用多源總線（UMRBus）技術(shù)，新的驗(yàn)證模式包括了通過標(biāo)準(zhǔn)PLI接口和SCE-MI 2.0事務(wù)級(jí)接口與Synopsys VCSTM、Innovator產(chǎn)品、C/C++程序和其它事件驅(qū)動(dòng)仿真器之間的協(xié)同仿真。“與經(jīng)驗(yàn)證過的 Confirma軟件套件結(jié)合在一起，HAPS-60系列提供了成本和上市時(shí)間優(yōu)勢(shì)，”Vivolo最后說道，“我們的客戶反映，無論是傳統(tǒng)的、單獨(dú)基于硬件的驗(yàn)證模式或客戶訂制化的原型板都可能需要幾個(gè)月時(shí)間才能完成驗(yàn)證，而現(xiàn)在只需幾天。”