知識(shí)豐富的高速PCB設(shè)計(jì)者們可以容易地察覺(jué)形成連續(xù)地的難度，并且想象某處該有地，盡管想象中的地根本就不存在。在PCB上，導(dǎo)線和/或印刷線(runs)看上去好像是完好的地，可是在高速或高頻電路里卻成為電感或捉摸不定的東西。“接地”是大部分最初接觸高速電路設(shè)計(jì)者們最集中的問(wèn)題。下面我們針對(duì)高速電路的接地設(shè)計(jì)做簡(jiǎn)單探討。

　　一、  印制電路板(ＰＣＢ)上的地線處理
　　系統(tǒng)中的每個(gè)ＰＣＢ應(yīng)至少有一個(gè)地線層理論上一個(gè)雙面板應(yīng)該將一面作為地層線,而另一面作相互連接用,但在實(shí)際中,這是不可能的,因?yàn)榈鼐€層中的局部要用于信號(hào)和電源的交叉及過(guò)孔盡管如此,保留區(qū)域應(yīng)盡可能大,至少為75%,同時(shí)應(yīng)確保沒(méi)有被單獨(dú)隔離的地層區(qū)域板上ＩＣ的接地引腳應(yīng)直接焊接到地線層以減少串行電感電源端與地端應(yīng)安裝低電感陶瓷表面貼片式退耦電容如果采用引腳電容,其引腳必須小于1ｍｍ,同時(shí)也要求鐵氧體墊圈在多板卡系統(tǒng)中,減小接地阻抗的最好方法是利用另一塊ＰＣＢ作為底板(母板)以實(shí)現(xiàn)各板之間的聯(lián)接,因此要提供一個(gè)連續(xù)的地線層到母卡ＰＣＢ連接器中有30～40%的管腳分配給地線,而且這些引腳應(yīng)該連接到底板的母卡上底板上的地線層與機(jī)架地多點(diǎn)連接,以擴(kuò)散接地電流的返回路徑地線與金屬機(jī)架之間良好的連接是至關(guān)重要的,要求自攻金屬螺釘或嚙形墊圈特別注意的是經(jīng)陽(yáng)極化處理的鋁材機(jī)架,由于其表面是絕緣的對(duì)于具有大量數(shù)字電路的高速系統(tǒng),要求從物理上將敏感的模擬器件與有噪聲的數(shù)字器件分離,且信號(hào)走線盡可能短對(duì)于模擬、數(shù)字混合的ＰＣＢ板應(yīng)有相互分離的地線,且二者不能相義叉,以防止電容耦合對(duì)于底板也要求模擬地與數(shù)字地分離數(shù)字地、模擬地、電源地及系統(tǒng)地之間的最終連接應(yīng)采用多總線帶或?qū)掋~釘以減小電阻和感抗每板的模、數(shù)地之間應(yīng)并接兩背靠背的肖特基二極管,以防板卡在插拔時(shí)在兩地之間形成直流壓差只要注意系統(tǒng)布局布線,防止信號(hào)間的相互干擾就可以減小噪聲如果使用地線層,在大多數(shù)情況下能對(duì)靈敏信號(hào)的交叉起屏蔽作用另外,系統(tǒng)中連接器上的所有信號(hào)走線必須采用并行方式,以方便實(shí)現(xiàn)與地線引腳的分離,從而減小相互間的耦合;應(yīng)盡量采用多地線引腳以減小信號(hào)板和底板之間的地阻抗,實(shí)現(xiàn)信號(hào)線的分離。

　　二、 　模擬數(shù)字混合器件的地線處理
　　象運(yùn)算放大器、基準(zhǔn)源等模擬器件應(yīng)與模擬地之間退耦,而ＡＤ、ＤＡＣ以及混合ＩＣ也應(yīng)看作模擬器件并與模擬件之間退耦此類內(nèi)部既有模擬電路又有數(shù)字電路的ＩＣ,由于數(shù)字電流的迅速改變將產(chǎn)生一電壓并無(wú)疑會(huì)通過(guò)分布電容耦合到模擬電路同時(shí)在ＩＣ的引腳之間不可避免地存在約0.2ＰＦ的分布電容,因此其模擬地與數(shù)字地通常保持分離以避免數(shù)字信號(hào)耦合到模擬電路然而,為防止進(jìn)一步耦合,ＡＧＮＤ與ＤＧＮＤ應(yīng)在外部以最短距離連接到模擬地在ＧＮＤ連接處任何額外的阻抗都將引起數(shù)字噪聲,同理也將通過(guò)分布電容耦合到模擬電路ＩＣ的ＤＧＮＤ引腳告訴我們?cè)撘_在內(nèi)容連接到ＩＣ的數(shù)字地,而不是指該引腳必須連接到系統(tǒng)的數(shù)字地通過(guò)減小轉(zhuǎn)換器數(shù)字端口的扇出,可以保持轉(zhuǎn)換器在瞬變狀態(tài)邏輯轉(zhuǎn)換的相對(duì)獨(dú)立,也可以使任何進(jìn)入轉(zhuǎn)換器模擬端口的潛在耦合減少為隔離轉(zhuǎn)74換器數(shù)據(jù)總線上的噪聲,最好的辦法是在其數(shù)據(jù)端口放置一緩沖鎖存器緩沖鎖存器應(yīng)與另一數(shù)字電路共地,并且耦合到ＰＣＢ板的數(shù)字地線上由于數(shù)字抗噪聲度約為數(shù)百或數(shù)千毫伏,因此數(shù)字地和模擬地之間的噪聲減小應(yīng)主要針對(duì)轉(zhuǎn)換器的數(shù)字接口模擬電路與數(shù)字電路一般要求單獨(dú)供電轉(zhuǎn)換器的電源管腳應(yīng)該與模擬地之間接退耦電容,邏輯電路的電源引腳應(yīng)與數(shù)字地之間退耦如果數(shù)字供電電源相對(duì)沒(méi)有干擾,也可用來(lái)作模擬電路的供電電源,但這種應(yīng)用應(yīng)謹(jǐn)慎。

　　三、 　采樣時(shí)鐘電路的地線處理
　　采樣時(shí)鐘產(chǎn)生器電路也應(yīng)考慮接地問(wèn)題,并且與模擬地之間的退耦電容要更大一些采樣時(shí)鐘的相位噪聲會(huì)降低系統(tǒng)的ＳＮＲ由于采樣時(shí)鐘的抖動(dòng)會(huì)調(diào)制輸入信號(hào),增加噪聲并引起基準(zhǔn)畸變,因此應(yīng)采用低相位噪聲的晶振作為采樣時(shí)鐘采樣時(shí)鐘產(chǎn)生器應(yīng)與數(shù)字電路隔離并退耦到模擬地理論上在具有分散地的系統(tǒng)中,采樣時(shí)鐘產(chǎn)生器應(yīng)以模擬地作為參考,然而由于系統(tǒng)的各種制約,這種作法不總是能實(shí)現(xiàn)在許多情況下,采樣時(shí)鐘是通過(guò)對(duì)基于數(shù)字地的高頻系統(tǒng)時(shí)鐘分頻得到的,如果將基于數(shù)字地的時(shí)鐘信號(hào)傳遞到基于模擬地的ＡＤＣ,兩種地之間的噪聲將直接疊加到時(shí)鐘信號(hào)上并產(chǎn)生過(guò)大的抖動(dòng),這種抖動(dòng)將降低ＳＮＲ并產(chǎn)生不希望的諧波可以利用ＲＦ傳輸與差動(dòng)傳輸加以改善,差分接收和差分驅(qū)動(dòng)應(yīng)采用發(fā)射極耦合邏輯電路(ＥＣＬ)以減小相位抖動(dòng)。

　　四、  結(jié)束語(yǔ)
　　除了接地規(guī)則外高速電路的設(shè)計(jì)人員還必須考慮電源的規(guī)則,以便得到最佳結(jié)果.必須對(duì)每根引入高速電路或者獲取數(shù)據(jù)電路的電源線在它的返回地線上認(rèn)真地退耦，以防止噪聲進(jìn)入電路.電路板設(shè)計(jì)中應(yīng)大方地使用0.01到0.1UF的陶瓷電容,把它們放在盡可能靠近要退耦的器件或者電路處.還有,至少給每個(gè)電源線加一個(gè)3到20uF高質(zhì)量的鉭電容,安放在盡可能靠近電源進(jìn)線的引線腳處,以防止可能的低頻大紋波傳出電路卡。