《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 基于高分辨率乘法DAC的交流信號處理
基于高分辨率乘法DAC的交流信號處理
摘要: 所有數(shù)模轉(zhuǎn)換器(DAC)都提供與數(shù)字設(shè)置增益和所施加基準(zhǔn)電壓之積成比例的輸出。乘法DAC與固定基準(zhǔn)電壓DAC不同,因為它可以將高分辨率數(shù)字設(shè)置增益應(yīng)用施加到可變帶寬模擬信號上。本文將討論電阻梯乘法DAC及其對交流信號處理應(yīng)用的適用性。
Abstract:
Key words :

簡介
所有數(shù)模轉(zhuǎn)換器(DAC)都提供與數(shù)字設(shè)置增益和所施加基準(zhǔn)電壓之積成比例的輸出。乘法DAC與固定基準(zhǔn)電壓DAC不同,因為它可以將高分辨率數(shù)字設(shè)置增益應(yīng)用施加到可變帶寬模擬信號上。本文將討論電阻梯乘法DAC及其對交流信號處理應(yīng)用的適用性。

基本原理
從1974年ADI公司推出世界首款(10 位)CMOS IC乘法DAC 以來,ADI公司就一直是乘法DAC設(shè)計與生產(chǎn)的領(lǐng)先者。它們采用一個具有適當(dāng)帶寬的放大器,利用一個切換式R-2R梯和一個片內(nèi)反饋電阻實現(xiàn)了調(diào)整交流增益或可變直流基準(zhǔn)電壓輸入信號增益的簡單方法,從而用DAC取代了典型反相運算放大器級的輸入和反饋電阻(圖 1)。數(shù)字調(diào)整電阻梯和片內(nèi)反饋電阻一起,提供與數(shù)字輸入成比例的增益(D/2n ),使RDAC起到了可變輸入電阻的作用。

反相增益配置 www.elecfans.com

圖 1. 反相增益配置

乘法DAC的市場發(fā)展迅速,歷經(jīng)數(shù)代更新,產(chǎn)品的分辨率、精度和速度有了大幅提升,增加了各種數(shù)字存儲功能、串行通信選項,尺寸和成本大大降低并且每個芯片上還可以配置額外的DAC。最新一代的乘法DAC提供理想的構(gòu)建模塊,用于控制可變直流或快速交流電壓信號的增益。

電阻(R-2R)梯用于運算放大器反饋電路,提供數(shù)字控制電流,電流經(jīng) RFB轉(zhuǎn)換成輸出電壓。放大器以低阻抗提供此輸出?;鶞?zhǔn)電壓輸入具有恒定的對地電阻R。圖 2 顯示了該工作原理。圖 2a中,源電流VREF/R轉(zhuǎn)換成輸出電壓。放大器以低阻抗提供此輸出。基準(zhǔn)電壓輸入具有恒定的對地電阻R。圖 2 顯示了該工作原理。圖 2a中,源電流IOUT1或?qū)б恋兀ㄒ话惴QIOUT2)。同理,剩余電流的一半由開關(guān)S2 導(dǎo)引……如此類推。如果開關(guān)由一個數(shù)字字D(S1 是MSB)激活,則流經(jīng)RFB (=R)的IOUT1端電流之和為 D × 2–n × VREF/R。此配置的重要優(yōu)勢包括:可最大程度地降低瞬態(tài),因為開關(guān)在地和虛地之間切換;RFB與梯形電阻片內(nèi)匹配,具備出色的溫度跟蹤性能。

R-2R梯原理 www.elecfans.com

圖 2. a) R-2R梯原理;b) 乘法DAC,VOUT = 0 to −VREF.

數(shù)字字D給出的數(shù)值范圍取決于所用的器件。ADI公司的部分AD545x/AD554x系列乘法DAC的D值范圍(第一象限)如下:

8位 AD5450 0 至 255
10位 AD5451 0 至 1,023
12位 AD5452 0 至 4,095
14位 AD5453 0 至 16,383
16位 AD5543 0 至 65,535

 

圖 7. 諧波失真分量

乘法饋通誤差:DAC的數(shù)字輸入全部為0時,由基準(zhǔn)電壓輸入至DAC輸出的容性饋通所致的誤差。理想情況下,一直到最低有效位DB0,每下降一位,增益便降低6 dB(圖 8)。不過,對于較低的位,容性饋通影響增益的頻率更高。這一點從較低位尾部上翹的平坦曲線可以看出。例如,14位DAC的DB2處,所有頻率的理想增益應(yīng)為–72 dB,但由于饋通效應(yīng),1MHz時的實際增益為–66 dB。

乘法饋通誤差 www.elecfans.com

圖 8. 乘法饋通誤差

選擇正確的運算放大器
乘法DAC電路性能非常依賴于所選運算放大器的能力,從而在電阻梯輸出端保持零電壓,并實現(xiàn)電流電壓轉(zhuǎn)換。要實現(xiàn)最佳的直流精度,重要的是要選擇具有低失調(diào)電壓和偏置電流的運算放大器,以保持誤差與DAC的分辨率相當(dāng)。詳細(xì)的運算放大器技術(shù)規(guī)格參見器件數(shù)據(jù)手冊。

對于基準(zhǔn)電壓輸入為較高速信號的應(yīng)用,需要一個帶寬較寬、壓擺率較高的運算放大器,以免削弱信號。一個運算放大器電路的增益-帶寬受反饋網(wǎng)絡(luò)的阻抗水平和增益配置限制。要確定所需的GBW,一種可行的方式是選擇–3 dB帶寬(10 倍于基準(zhǔn)信號頻率)的運算放大器。

必須考慮運算放大器的壓擺率規(guī)格,以限制高頻大信號的失真。對于AD54xx和AD55xx系列,壓擺率為100 V/µs的運算放大器一般就夠了。

表 1 列出了可供乘法應(yīng)用選擇的運算放大器。

 

表 1. 適用的 ADI 公司高速運算放大器

產(chǎn)品型號
電源電壓
(V)
BW (–3-dB)
(MHz)
壓擺率
(V/µs)
最大VOS
(µV)
最大IB
(nA)
封裝
AD8065
5 至 24
145
180
1500
0.006
SOIC-8, SOT-23-5
AD8066
5 至 24
145
180
1500
0.006
SOIC-8, MSOP-8
AD8021
5 至 24
490
120
1000
10,500
SOIC-8, MSOP-8
AD8038
3 至 12
350
425
3000
750
SOIC-8, SC70-5
ADA4899
5 至 12
600
310
35
100
LFCSP-8, SOIC-8
AD8057
3 至 12
325
1000
5000
500
SOT-23-5, SOIC-8
AD8058
3 至 12
325
850
5000
500
SOIC-8, MSOP-8
AD8061
2.7 至 8
320
650
6000
350
SOT-23-5, SOIC-8
AD8062
2.7 至 8
320
650
6000
350
SOIC-8, MSOP-8
AD9631
±3 至 ±6
320
1300
10,000
7000
SOIC-8, PDIP-8

結(jié)論

自首款CMOS M-DAC問世以來的近40年間,相關(guān)器件不斷更新?lián)Q代,許多新的功能特性層出不窮,性能持續(xù)提升,成本和尺寸則大幅縮減。我們的高分辨率、14位/16位電流輸出DAC產(chǎn)品系列AD55xx的最新性能改進(jìn)。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。