摘要：為解決嵌入式高速主板存在的電磁兼容性問題，以基于S3C2440的嵌入式系統(tǒng)主板為平臺，結(jié)合 EMIStream，Hyperlynx仿真軟件，對整個主板設(shè)計進行板極電磁干擾控制，采用源端串聯(lián)端接阻抗的方法有效地減小了共模輻射和差模輻射干擾對整個主板產(chǎn)生的電磁兼容性影響。結(jié)合仿真，采用源端端接阻抗的方法可消除潛在電磁干擾問題，減小了開發(fā)周期和開發(fā)成本。
關(guān)鍵詞：電磁干擾；源端串聯(lián)端接；共模輻射；差模輻射

    隨著電子設(shè)備的頻率越來越高，世界各國對電子產(chǎn)品電磁輻射標準的執(zhí)行變得越來越嚴格，如何保證能在有限時間很好地在設(shè)計階段發(fā)現(xiàn)并解決EMI／EMC問題非常重要，而PCB往往是一個電子系統(tǒng)的核心構(gòu)成部分，一個經(jīng)仔細電磁干擾設(shè)計的PCB板，能大幅度降低阻抗不匹配、傳輸線問題、信號互相耦合等現(xiàn)象引發(fā)的信號反射、延遲等線路不穩(wěn)定因素，同時也可達到降低電磁輻射發(fā)射干擾，大大提高系統(tǒng)的穩(wěn)定性和可靠性。本文將以嵌入式系統(tǒng)主板為平臺，運用 EMIStream仿真軟件，并采用源端串聯(lián)端接阻抗的方法分析了解決嵌入式高速主板存在的電磁干擾問題。

1 電磁兼容性
1．1 電磁兼容和電磁干擾
    電磁兼容(electro magnetic compatibility，EMC)是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運行，并不對其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁干擾能力。因此，EMC包括兩個方面的要求：一方面是指設(shè)備在正常運行過程中對所在環(huán)境產(chǎn)生的電磁干擾(EMI)不能超過一定的限值；另一方面是指器具對所在環(huán)境中存在的電磁干擾具有一定程度的抗擾度(EMS)，即電磁敏感性。
    電磁干擾(EMI)是指由于電磁騷擾而引起設(shè)備、系統(tǒng)或傳播通道的性能下降。電磁干擾形成需要3個要素：
    (1)電磁干擾源：產(chǎn)生電磁干擾的任何電子設(shè)備或自然現(xiàn)象。
    (2)耦合途徑：將電磁干擾能量傳輸?shù)绞芨蓴_設(shè)備的通道或媒介。
    (3)被干擾的敏感設(shè)備：受到電磁干擾的設(shè)備。
    電磁干擾的耦合途徑可分為傳導(dǎo)耦合和輻射耦合兩種。傳導(dǎo)耦合主要是指沿電源線或信號線傳輸?shù)碾姶篷詈稀ｋ娮酉到y(tǒng)內(nèi)各設(shè)備之間或電子設(shè)備內(nèi)各單元電路之間存在各個連線，如電源線、傳遞信號的導(dǎo)線，以及公用地線等，這樣就可能使一個設(shè)備或單元電路的電磁能量沿著這類導(dǎo)線傳輸?shù)狡渌O(shè)備和單元電路，從而造成干擾；輻射耦合是指通過空間傳播進入設(shè)備的電磁干擾。干擾源的電源電路、輸入／輸出信號電路和控制電路等導(dǎo)線在一定條件下都可以構(gòu)成輻射天線。若干擾源的外殼流過高頻電流時，則該外殼本身也成為輻射天線。在PCB電路板中，電磁能通常存在兩種形式，差模EMI和共模EMI。
1．2 電磁干擾的危害
    (1)對電子系統(tǒng)、設(shè)備的危害。電磁干擾有可能使系統(tǒng)或設(shè)備的性能發(fā)生有限度的降級，甚至可能使系統(tǒng)或設(shè)備失靈，干擾嚴重時會使系統(tǒng)或設(shè)備發(fā)生故障或損壞。
    (2)對武器裝備的危害?，F(xiàn)代的無線電發(fā)射機和雷達能產(chǎn)生很強的電磁輻射場。這種輻射場能引起裝在武器裝備系統(tǒng)中的靈敏電子引爆裝置失控而過早啟動；對制導(dǎo)導(dǎo)彈會導(dǎo)致偏離飛行彈道和增大距離誤差；對飛機會引起操作系統(tǒng)失穩(wěn)，航向不準，高度顯示出錯，雷達天線跟蹤位置偏移等。
    (3)電磁能對人體的危害。電磁輻射能一旦進入人體細胞組織就要引起生物效應(yīng)，即局部熱效應(yīng)和非熱效應(yīng)。電磁輻射引起人體病變癥狀有：頭暈、乏力、記憶力減退、心悸、多汗、脫發(fā)和睡眠障礙等。
    因此，電磁輻射已成為必須予以控制的環(huán)境污染內(nèi)容之一，許多國家都已制訂了《電磁波照射衛(wèi)生標準》。
1．3 EMC的標準和規(guī)范
    (1)國際級，例如IEC標準；
    (2)分會議級，例如CISPR出版物；
    (3)CE級，例如歐洲協(xié)調(diào)標準EN；
    (4)國家級，例如國家GB，F(xiàn)CC等；
    (5)軍用標準，例如國家軍標GJB，美軍標MIL。

2 嵌入式系統(tǒng)主板電磁兼容性設(shè)計
2．1 嵌入式系統(tǒng)主板
2．1．1 主板框圖
    該設(shè)計研究的嵌入式系統(tǒng)是基于Samgsung S3C2440處理器的10層主板，系統(tǒng)主頻高達400 MHz，硬件配置有2顆64 MB的SDRAM，128 MB NAND FLASH，與CPU通信時，數(shù)據(jù)傳輸頻率高達133 MHz，同時還配置有LCD觸摸屏、Sensor圖像采集模塊、GPS模塊、GPRS無線通信模塊，以滿足系統(tǒng)功能上的需求，主板框圖如圖1所示。


2．1．2 主板存在的電磁干擾
    在系統(tǒng)中，S3C2440的片內(nèi)工作頻率FCLK可高達400 MHz，因此在PCB設(shè)計過程中，應(yīng)該遵循高頻電路設(shè)計的基本原則。首先應(yīng)注意電源的抗干擾設(shè)計，其次要注意信號線的布線技術(shù)，尤其是關(guān)注時鐘信號線、數(shù)據(jù)線和地址線。
2．2 電源的抗干擾設(shè)計
    電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線、中斷線，以及其他一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強干擾通過電源進入電路，不僅電池供電系統(tǒng)有高頻噪聲，電池本身也有高頻噪聲，而且模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾。
    嵌入式芯片S3C2440的內(nèi)核所需的直流電源電壓為1．3 V，I／O模塊及SDRAM的電源電壓為3．3 V。在電路設(shè)計時，一定要考慮電源的抗干擾技術(shù)。一般應(yīng)在電源進入PCB的位置和靠近各器件的電源引腳處加上幾十微法到幾百微法的電容器，以濾除電源噪聲。還要注意在器件的電源與地之間加上0．1μF左右的電容器，以使能夠有效地抑制在電源線上傳導(dǎo)的高頻干擾，克服干擾信號對系統(tǒng)工作的影響。
2．3 共模差模EMI產(chǎn)生機理
2．3．1 共模EMI產(chǎn)生機理
    共模干擾通常指兩根信號線上產(chǎn)生的幅度相等、相位相同的噪聲。共模干擾的特點是干擾的大小和方向一致，存在于電源任何一相對大地或中線對大地間。共模干擾也稱為縱模干擾、不對稱干擾或接地干擾輻射。是載流體與大地之間的干擾。
    共模計算公式為：
  
    式中：Ic表示電流強度；f表示共模電流的頻率；L表示電纜線長度；d表示測量天線到電纜的距離。
    共模輻射是EMI中最主要的一種輻射干擾，通俗地說，是由于電路板地的“不平整”導(dǎo)致，或者連接線連接兩處的電位的高低差而導(dǎo)致連接線變成了輻射天線。然而電路板常常是由于地阻抗而引起電位的高低不平，從而能量由高到底有了輻射出來的條件。所以在電路設(shè)計與PCB排版時要特別注意PCB的地阻抗問題，從而更多地減小其產(chǎn)生的干擾。
2．3．2 差模EMI產(chǎn)生機理
    差模干擾是幅度相等、相位相反的噪聲。差模干擾的特點是大小相等、方向相反，存在于電源相線與中線及相線與相線之間。差模干擾也稱為常模干擾、橫模干擾或?qū)ΨQ干擾，是施加于載流體之間的干擾。
    差模輻射計算公式：
  
    式中：ID表示電流強度；f表示共模電流的頻率；LS表示環(huán)路面積；d表示測量天線到電纜的距離。
2．4 共模差模EMI抑制措施
2．4．1 通常采用的抑制措施
    通常減小共模輻射的方法有：
    (1)減小地電位；
    (2)使用去耦電容；
    (3)使用鐵氧體磁環(huán)；
    (4)使用共模電源濾波器。
    通常減小差模輻射的方法有：
    (1)減小環(huán)路面積；
    (2)頻率越高，輻射越強，所以應(yīng)盡量減小有用信號的高次諧波成分；
    (3)采取屏蔽方法。
2．4．2 本文采用的源端端接抑制措施
    所謂源端端接就是在傳輸線驅(qū)動端串聯(lián)端接一個等于特征阻抗的阻抗。
    由共模輻射計算公式可以看到，要減小共模輻射，減小Ic和f是不可能的，d又是恒定值，只有減小L。由差模輻射計算公式，可以看出要想減小差模輻射，就是要減小LS即電流環(huán)路面積，多層板中信號走線的電流環(huán)路面積就等于介質(zhì)的厚度乘以走線長度，在介質(zhì)厚度恒定的前提下，減小差模輻射同樣歸結(jié)到減小信號走線L上。
    然而縮短信號走線長度通常是不實用的，不過給傳輸線源端串聯(lián)端接一個等于特征阻抗的阻抗，就可以消除共、差模輻射的干擾。
    源端串聯(lián)端接措施要求加一個電阻與輸出緩沖器串聯(lián)，緩沖器阻抗和端接電阻值的總和等于傳輸線的特性阻抗。此時，因為反射系數(shù)為O，任何由于在負載端存在的阻抗不連續(xù)所產(chǎn)生的反射干擾將在其達到源端時被消除，這樣可以減小噪聲、電磁干擾(EMI)及射頻干擾(RFI)。
2．5 基于EMIStream仿真的高速主板EMI設(shè)計
2．5．1 主板仿真環(huán)境介紹
    EMIStream是日本NEC公司基于多年EMI設(shè)計經(jīng)驗開發(fā)的應(yīng)用軟件，在日本已經(jīng)推廣使用了多年，它有效地減少了電子產(chǎn)品的EMI／EMC問題，大大縮短了產(chǎn)品開發(fā)周期。在仿真分析過程中，還將用到Mentor Graphics公司的Hyperlynx仿真軟件，對信號網(wǎng)絡(luò)進行阻抗端接處理。
2．5．2 主板疊層采用10層板初步減小EMI
    主板疊層結(jié)構(gòu)為T-G-S-P-S-G-P-S-G-B，“T”為頂層，“G”為地平面層，“P”為電源平面層，“S”為信號層，“B”為底層。高速信號走線時層的變化，及那些不同的層用于一個獨立的走線，確保返回電流從一個參考平面流到需要的新參考平面。這樣是為了減小信號環(huán)路面積，減小環(huán)路的差模電流輻射和共模電流輻射。環(huán)路輻射與電流強度、環(huán)路面積成正比。實際上，最好的設(shè)計并不要求返回電流改變參考平面，而是簡單地從參考平面的一側(cè)改變到另一側(cè)。
2．5．3 傳輸線驅(qū)動端串聯(lián)端接阻抗進一步減小EMI
    利用EMIStream對主板進行EMI仿真分析，通過Estimation of radiated electromagnetic field功能評估整板EMI輻射，仿真結(jié)果如圖2所示。NetLDATA6是CPU與SDRAM，NADNFLASH的數(shù)據(jù)通信網(wǎng)絡(luò)，數(shù)據(jù)傳輸頻率高達133 MHz，圖2所示仿真結(jié)果中的DM指差模干擾，CM指共模干擾，NetLDATA6網(wǎng)絡(luò)的差模輻射ED=55．4 dB>40 dB，共模輻射Ec=54．7 dB>40 dB，均超過GB9254規(guī)定的B級產(chǎn)品輻射限值，GB9254電磁兼容標準即《信息技術(shù)設(shè)備的無線電干擾極限值和測量方法》。


    這里，首先運用Mentor Graphics公司的Hyperlynx仿真軟件對NetLDATA 6網(wǎng)絡(luò)進行terminator wizard提示需端接22 Ω阻抗，端接處理后，重新導(dǎo)入EMIStream進行EMI仿真，仿真結(jié)果如圖3所示。NetLDATA 6_T網(wǎng)絡(luò)就是源端端接阻抗后的NetLDATA 6網(wǎng)絡(luò)?？梢钥吹剑材］椛浜筒钅］椛涠家种频搅薌B9254規(guī)定的B級產(chǎn)品輻射限值以內(nèi)。至于圖中還存在的Maximum radiation輻射，只要再減小端接阻抗與驅(qū)動端距離，即可消除，最終的仿真結(jié)果如圖4所示。


    該嵌入式高速主板硬件上還采用了濾波、屏蔽技術(shù)，軟件上采用了看門狗、軟件攔截等抗干擾技術(shù)，最終整機通過EMC認證機構(gòu)認證，信息技術(shù)設(shè)備在10 m測量距離處的輻射騷擾平均值為33．2 dB，符合GB9254標準。

3 結(jié)語
    隨著電子系統(tǒng)和設(shè)備數(shù)量的逐漸增多和性能的不斷提高，電子干擾將越來越嚴重，如何減小設(shè)備之間的相互電磁干擾(EMI)使成了迫切要解決的問題。本文以嵌入式高速主板為平臺，結(jié)合EMIStrearn，Hype-rl-ynx仿真軟件，對整個主板進行板極EMI仿真，通過分析電磁干擾的產(chǎn)生機理找到抑制措施，結(jié)合仿真有效地抑制了差模共模輻射于GB9254規(guī)定的B級產(chǎn)品輻射限值以內(nèi)。同時由于電子技術(shù)，應(yīng)用廣泛，而且各種干擾設(shè)備的輻射很復(fù)雜，要完全消除電磁干擾是不可能的。但是，可以采取硬件上濾波、接地、屏蔽等措施并結(jié)合軟件抗干擾技術(shù)來減小電磁干擾，使電磁干擾控制到一定范圍內(nèi)，從而保證系統(tǒng)或設(shè)備的兼容性。