摘? 要: 介紹了AD公司最新推出的接收信號處理器AD6624的工作原理及其工作參數(shù)的設置,并根據(jù)基站無線發(fā)射與接收的相關規(guī)程(3GPP25104)的要求,對AD6624在寬帶碼分多址(WCDMA)數(shù)字中頻" title="數(shù)字中頻">數(shù)字中頻接收部分的應用進行了研究。
關鍵詞: AD6624? 數(shù)字中頻? WCDMA
?
傳統(tǒng)的擴頻系統(tǒng)電路復雜、一致性差、不易調(diào)整,并且系統(tǒng)的專用性強。將軟件無線電" title="軟件無線電">軟件無線電的思想引入現(xiàn)有系統(tǒng),即將A/D和D/A盡可能靠近天線并在硬件平臺上用軟件完成盡可能多的無線電功能,對減小系統(tǒng)硬件設計難度和提高系統(tǒng)的靈活性與通用性都是十分必要的。
利用軟件無線電結(jié)構實現(xiàn)的擴頻系統(tǒng),由于DSP處理速度的限制和數(shù)字濾波等運算量的要求,系統(tǒng)通常在中頻部分進行數(shù)字化,即所謂數(shù)字中頻。在發(fā)射信道,由軟件定義的數(shù)字調(diào)制波形信號通過寬帶DAC變換成模擬中頻信號,然后將中頻信號變頻成射頻信號進行發(fā)射;而在接收信道,通過寬帶ADC采樣中頻轉(zhuǎn)換成數(shù)字信號,然后進行數(shù)字變頻、解調(diào)進入基帶處理。不難看出,數(shù)字中頻的核心部分為寬帶AD、DA變換模塊和高速實時數(shù)字信號處理模塊,其原理框圖如圖1所示。
?
?
利用AD公司最新推出的接收信號處理器(Receive Signal Processor)AD6624與高性能DSP和A/D構成的軟件無線電硬件接收平臺,將在很大程度上滿足數(shù)字中頻信號的處理要求。
1 AD6624簡介
AD6624的主要特征有以下幾點:80MSPS寬帶輸入(14個線性比特加上3個RSSI),雙路高速數(shù)據(jù)輸入端口,單片集成四個獨立的數(shù)字接收通道,可編程抽取FIR濾波器和增益控制。AD6624可廣泛應用于GSM、IS-136、EDGE、PHS、IS-95系統(tǒng),微蜂窩和微微蜂窩系統(tǒng),無線本地環(huán)路,靈敏的天線系統(tǒng),軟件無線電和室內(nèi)無繩電話等。AD6624的原理框圖如圖2所示。
?
?
AD6624內(nèi)部的信號處理包括以下四個部分:頻率變換器、二階的重抽樣級聯(lián)積分梳狀濾波器(rCIC2)、五階的級聯(lián)積分梳狀FIR濾波器(CIC5)以及一個RAM系數(shù)濾波器(RCF)。
1.1 頻率變換器
頻率變換部分包含兩個乘法器和一個32-bit復數(shù)數(shù)控振蕩器(NCO)。NCO作為正交本振,可產(chǎn)生fSAMP/2到fSAMP/232的振蕩信號,分辨率達到fSAMP/232。
控制字NCO_FREQ是一個32-bit無符號整數(shù),為了將中心頻率為fCH的信號變換到DC,可用下式計算該控制字：
當中頻大于取樣速率fSAMP時,模函數(shù)(mod)去掉該數(shù)的整數(shù)部分,使之可以存放在32-bit的NCO頻率寄存器中。若fCH/fSAMP的余數(shù)大于0.5,NCO頻率就會高于奈奎斯特速率,相應的信號就會被折回到第一奈奎斯特區(qū)域而成為一負頻率。
為了提高NCO的雜散性能,AD6624提供了相位抖動和幅度抖動選項。
1.2 rCIC2抽取濾波器
rCIC2是一個二階CIC固定參數(shù)抽取濾波器" title="抽取濾波器">抽取濾波器,作為重采樣濾波器。rCIC2允許主時鐘和輸出速率有非整數(shù)倍關系。內(nèi)插率和抽取率分別高達512和4096。rCIC2的重采樣因子L為9bit整數(shù),抽取因子M為一12bit整數(shù)。速率變化為一分數(shù)形式:
????
對rCIC2的唯一限制,是L/M應小于或等于1,即 RrCIC2≤1。
rCIC2的輸出速率為:
????
1.3 CIC5抽取濾波器
CIC5是一個比rCIC2濾波特性更為陡峭的固定參數(shù)抽取濾波器。其輸入速率為fSAMP2,最大輸入速率由下式限制:
式中,fCLK為系統(tǒng)時鐘" title="系統(tǒng)時鐘">系統(tǒng)時鐘,NCH等于2時為分集信道實輸入模式,否則NCH等于1。
CIC5的輸出速率為:
? ?
1.4 RAM系數(shù)濾波器
RAM系數(shù)濾波器是乘積求和可編程系數(shù)抽取濾波器,圖3給出了其簡化框圖。
?
?
數(shù)據(jù)存儲器I-RAM、Q-RAM存儲了256個最新的復采樣值,其分辨率為20bit。系數(shù)存儲器C-RAM最多可存儲256個系數(shù),其分辨率為20bit。每一個時鐘用同樣的系數(shù)分別對I和Q的一個抽頭進行計算。最大的抽頭數(shù)NTAPS可按下式計算:
式中，抽取因子MRCF為8bit，即可選1～256之間的任意整數(shù)。
??? fSAMP5為輸入RCF的數(shù)據(jù)速率" title="數(shù)據(jù)速率">數(shù)據(jù)速率。
?? 此濾波器的輸出速率為:
2 資源需求
AD6624具有4個獨立的數(shù)字接收信道。由于時鐘CLK的限制,每個信道主要用于窄帶載頻。但通過幾個信道或幾片AD6624并行處理,降低單個信道的數(shù)據(jù)速率,提高RCF濾波器的階數(shù)。AD6624在WCDMA上的應用是可行的。
RCF濾波器的階數(shù)(即抽頭數(shù))可通過下式計算:
??
式中:NTAPS——RCF濾波器的階數(shù)(即抽頭數(shù))
??? fCLK——系統(tǒng)時鐘頻率
? MRCF——RCF濾波器抽取因子
? fSAMP5——前端CIC5抽取濾波器的輸出速率
根據(jù)3GPP25104的要求,數(shù)據(jù)速率應為3.84MSPS。若系統(tǒng)時鐘fCLK取61.44MHz,CIC5抽取濾波器的輸出速率fSAMP5為3.84MSPS,RCF濾波器抽取因子MRCF為1,根據(jù)(6)式計算可得NTAPS為16。NTAPS仍遠遠不能達到WCDMA的要求。
現(xiàn)通過多信道并行處理,重新選取參數(shù)如下:
系統(tǒng)時鐘fCLK仍為61.44MHz,抽取因子RrCIC2、MCIC5、MRCF設置為RrCIC2=2、MCIC5=2、MRCF=8。若取CIC5抽取濾波器的輸出速率fSAMP5為15.36MSPS,RCF濾波器抽取因子MRCF為8,根據(jù)(6)式計算可得NTAPS為32,即可滿足WCDMA的要求。根據(jù)(7)式,信道的輸出速率為1.92MSPS,因為3.84/1.92=2,即需要2個信道并行使用。通過外部配置FPGA進行串/并轉(zhuǎn)換、信道求和,恢復3.84MSPS的數(shù)據(jù)速率可得圖4所示的輸出端口結(jié)構。
?
?
3 FIR濾波器仿真
FIR濾波器采用矩形窗函數(shù)設計法,圖5給出了FIR濾波器的頻率響應曲線;圖6給出了FIR濾波器的單位取樣響應曲線。由圖5可知,FIR濾波器在2.4MHz左右,帶外衰減可達60dB以上,完全滿足WCDMA對消除碼間干擾和相鄰信道抑制的要求。
AD6624通過外配FPGA并用通用DSP控制,即可方便地實現(xiàn)數(shù)字中頻接收。
?
?
?
參考文獻
1 AD6624 Datasheet.Analog Devices，2001
2 A.J.維特比著,李世鶴譯. CDMA擴頻通信原理.北京:人民郵電出版社,1997
3 鈕心忻,楊義先.軟件無線電技術與應用.北京:北京郵電大學出版社,2000