物理分析與驗(yàn)證對于確保復(fù)雜、高速PCB" title="高速PCB">高速PCB板級和系統(tǒng)級設(shè)計的成功起到越來越關(guān)鍵的作用。本文將介紹在信號完整性分析中抑制和改善信號串?dāng)_" title="串?dāng)_">串?dāng)_的方法，以及電氣規(guī)則驅(qū)動的高速PCB布線技術(shù)實(shí)現(xiàn)信號串?dāng)_控制的設(shè)計策略。
當(dāng)前，日漸精細(xì)的半導(dǎo)體工藝使得晶體管尺寸越來越小，因而器件的信號跳變沿也就越來越快，從而導(dǎo)致高速數(shù)字電路系統(tǒng)設(shè)計領(lǐng)域信號完整性問題以及電磁兼容性方面的問題日趨嚴(yán)重。信號完整性問題主要包括傳輸線" title="傳輸線">傳輸線效應(yīng)，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串?dāng)_等，其中信號串?dāng)_最為復(fù)雜，涉及因素多、計算復(fù)雜而難以控制。所以今天的電子產(chǎn)品設(shè)計迫切需要區(qū)別于傳統(tǒng)設(shè)計環(huán)境、設(shè)計流程和設(shè)計方法的全新思路、流程、方法和技術(shù)。
EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統(tǒng)的設(shè)計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計分析的方方面面：靜態(tài)時序分析、信號完整性分析、EMI/EMC設(shè)計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗(yàn)證和Sign-Off，設(shè)計空間探測、互聯(lián)規(guī)劃、電氣規(guī)則約束的互聯(lián)綜合，以及專家系統(tǒng)等技術(shù)方法的提出也為高效率更好地解決信號完整性問題提供了可能。信號完整性分析與設(shè)計是最重要的高速PCB板級和系統(tǒng)級分析與設(shè)計手段，在硬件電路設(shè)計中扮演著越來越重要的作用，這里將討論信號完整性問題中的信號串?dāng)_。
串?dāng)_解決方案
信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號串?dāng)_。串?dāng)_超出一定的值將可能引發(fā)電路誤動作從而導(dǎo)致系統(tǒng)無法正常工作。解決串?dāng)_問題問題可以從以下幾個方面考慮：
a. 在可能的情況下降低信號沿的變換速率
通常在器件選型的時候，在滿足設(shè)計規(guī)范的同時盡量選擇慢速的器件，并且避免不同種類的信號混合使用，因?yàn)榭焖僮儞Q的信號對慢變換的信號有潛在的串?dāng)_危險。
b. 采用屏蔽措施
為高速信號提供包地是解決串?dāng)_問題的一個有效途徑。然而，包地會導(dǎo)致布線量增加，使原本有限的布線區(qū)域更加擁擠。另外，地線屏蔽要達(dá)到預(yù)期目的，地線上接地點(diǎn)間距很關(guān)鍵，一般小于信號變化沿長度的兩倍。同時地線也會增大信號的分布電容，使傳輸線阻抗增大，信號沿變緩。
c. 合理設(shè)置層和布線
合理設(shè)置布線層和布線間距，減小并行信號長度，縮短信號層與平面層的間距，增大信號線間距，減小并行信號線長度（在關(guān)鍵長度范圍內(nèi)），這些措施都可以有效減小串?dāng)_。
d. 設(shè)置不同的布線層
為不同速率的信號設(shè)置不同的布線層，并合理設(shè)置平面層，也是解決串?dāng)_的好方法。
e. 阻抗匹配
如果傳輸線近端或遠(yuǎn)端終端阻抗與傳輸線阻抗匹配，也可以大大減小串?dāng)_的幅度。
串?dāng)_分析的目的是為了在PCB實(shí)現(xiàn)中迅速地發(fā)現(xiàn)、定位和解決串?dāng)_問題。一般的仿真工具與環(huán)境中仿真分析與PCB布線環(huán)境互相獨(dú)立，布線結(jié)束后進(jìn)行串?dāng)_分析，得到串?dāng)_分析報告，推導(dǎo)出新的布線規(guī)則并且重新布線，再分析修正，這樣設(shè)計的反復(fù)比較多。
以圖1到圖6的6組串?dāng)_仿真案例進(jìn)行分析，受害網(wǎng)絡(luò)與侵害網(wǎng)絡(luò)上的驅(qū)動器與負(fù)載完全一樣，信號線線寬、間距、并行長度也都一樣，也就是說它們控制串?dāng)_的物理規(guī)則完全一樣：圖1中侵害網(wǎng)絡(luò)與受害網(wǎng)絡(luò)兩個信號線方向相同，始終并行；圖2中兩個信號線方向相反，始終并行；圖3中兩個信號線方向相同，始終并行，信號線實(shí)施末端匹配；圖4中兩個信號線方向相同，串?dāng)_發(fā)生源端位置；圖5中兩個信號線方向相同，串?dāng)_發(fā)在中間位置；圖6中兩個信號線方向相同，串?dāng)_發(fā)在末端位置。
通過仿真分析可以看到，實(shí)際的串?dāng)_結(jié)果都不相同，并且差距很大。因此，一個好的工具應(yīng)該不僅能夠分析串?dāng)_，并且能夠應(yīng)用串?dāng)_規(guī)則進(jìn)行布線。另外，一般的布線工具僅限于物理規(guī)則驅(qū)動，對控制串?dāng)_的布線只能通過設(shè)定線寬和線間距，以及最大并行走線長度等物理規(guī)則來約束。采用信號完整性分析和設(shè)計工具集ICX可以支持真正意義上的電氣規(guī)則驅(qū)動布線，其仿真分析和布線在一個環(huán)境下完成，在仿真時可以設(shè)定電氣規(guī)則和物理規(guī)則，在布線的同時自動計算過沖、串?dāng)_等信號完整性要素，并根據(jù)計算的結(jié)果自動修正布線。這樣的布線速度快，而且真正符合實(shí)際的電氣性能要求。
物理分析與驗(yàn)證對于確保復(fù)雜、高速PCB板級和系統(tǒng)級設(shè)計的成功起到越來越關(guān)鍵的作用。本文將介紹在信號完整性分析中抑制和改善信號串?dāng)_的方法，以及電氣規(guī)則驅(qū)動的高速PCB布線技術(shù)實(shí)現(xiàn)信號串?dāng)_控制的設(shè)計策略。
當(dāng)前，日漸精細(xì)的半導(dǎo)體工藝使得晶體管尺寸越來越小，因而器件的信號跳變沿也就越來越快，從而導(dǎo)致高速數(shù)字電路系統(tǒng)設(shè)計領(lǐng)域信號完整性問題以及電磁兼容性方面的問題日趨嚴(yán)重。信號完整性問題主要包括傳輸線效應(yīng)，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串?dāng)_等，其中信號串?dāng)_最為復(fù)雜，涉及因素多、計算復(fù)雜而難以控制。所以今天的電子產(chǎn)品設(shè)計迫切需要區(qū)別于傳統(tǒng)設(shè)計環(huán)境、設(shè)計流程和設(shè)計方法的全新思路、流程、方法和技術(shù)。
EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統(tǒng)的設(shè)計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計分析的方方面面：靜態(tài)時序分析、信號完整性分析、EMI/EMC設(shè)計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗(yàn)證和Sign-Off，設(shè)計空間探測、互聯(lián)規(guī)劃、電氣規(guī)則約束的互聯(lián)綜合，以及專家系統(tǒng)等技術(shù)方法的提出也為高效率更好地解決信號完整性問題提供了可能。信號完整性分析與設(shè)計是最重要的高速PCB板級和系統(tǒng)級分析與設(shè)計手段，在硬件電路設(shè)計中扮演著越來越重要的作用，這里將討論信號完整性問題中的信號串?dāng)_。
串?dāng)_解決方案
信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號串?dāng)_。串?dāng)_超出一定的值將可能引發(fā)電路誤動作從而導(dǎo)致系統(tǒng)無法正常工作。解決串?dāng)_問題問題可以從以下幾個方面考慮：
a. 在可能的情況下降低信號沿的變換速率
通常在器件選型的時候，在滿足設(shè)計規(guī)范的同時盡量選擇慢速的器件，并且避免不同種類的信號混合使用，因?yàn)榭焖僮儞Q的信號對慢變換的信號有潛在的串?dāng)_危險。
b. 采用屏蔽措施
為高速信號提供包地是解決串?dāng)_問題的一個有效途徑。然而，包地會導(dǎo)致布線量增加，使原本有限的布線區(qū)域更加擁擠。另外，地線屏蔽要達(dá)到預(yù)期目的，地線上接地點(diǎn)間距很關(guān)鍵，一般小于信號變化沿長度的兩倍。同時地線也會增大信號的分布電容，使傳輸線阻抗增大，信號沿變緩。
c. 合理設(shè)置層和布線
合理設(shè)置布線層和布線間距，減小并行信號長度，縮短信號層與平面層的間距，增大信號線間距，減小并行信號線長度（在關(guān)鍵長度范圍內(nèi)），這些措施都可以有效減小串?dāng)_。
d. 設(shè)置不同的布線層
為不同速率的信號設(shè)置不同的布線層，并合理設(shè)置平面層，也是解決串?dāng)_的好方法。
e. 阻抗匹配
如果傳輸線近端或遠(yuǎn)端終端阻抗與傳輸線阻抗匹配，也可以大大減小串?dāng)_的幅度。
串?dāng)_分析的目的是為了在PCB實(shí)現(xiàn)中迅速地發(fā)現(xiàn)、定位和解決串?dāng)_問題。一般的仿真工具與環(huán)境中仿真分析與PCB布線環(huán)境互相獨(dú)立，布線結(jié)束后進(jìn)行串?dāng)_分析，得到串?dāng)_分析報告，推導(dǎo)出新的布線規(guī)則并且重新布線，再分析修正，這樣設(shè)計的反復(fù)比較多。
以圖1到圖6的6組串?dāng)_仿真案例進(jìn)行分析，受害網(wǎng)絡(luò)與侵害網(wǎng)絡(luò)上的驅(qū)動器與負(fù)載完全一樣，信號線線寬、間距、并行長度也都一樣，也就是說它們控制串?dāng)_的物理規(guī)則完全一樣：圖1中侵害網(wǎng)絡(luò)與受害網(wǎng)絡(luò)兩個信號線方向相同，始終并行；圖2中兩個信號線方向相反，始終并行；圖3中兩個信號線方向相同，始終并行，信號線實(shí)施末端匹配；圖4中兩個信號線方向相同，串?dāng)_發(fā)生源端位置；圖5中兩個信號線方向相同，串?dāng)_發(fā)在中間位置；圖6中兩個信號線方向相同，串?dāng)_發(fā)在末端位置。
通過仿真分析可以看到，實(shí)際的串?dāng)_結(jié)果都不相同，并且差距很大。因此，一個好的工具應(yīng)該不僅能夠分析串?dāng)_，并且能夠應(yīng)用串?dāng)_規(guī)則進(jìn)行布線。另外，一般的布線工具僅限于物理規(guī)則驅(qū)動，對控制串?dāng)_的布線只能通過設(shè)定線寬和線間距，以及最大并行走線長度等物理規(guī)則來約束。采用信號完整性分析和設(shè)計工具集ICX可以支持真正意義上的電氣規(guī)則驅(qū)動布線，其仿真分析和布線在一個環(huán)境下完成，在仿真時可以設(shè)定電氣規(guī)則和物理規(guī)則，在布線的同時自動計算過沖、串?dāng)_等信號完整性要素，并根據(jù)計算的結(jié)果自動修正布線。這樣的布線速度快，而且真正符合實(shí)際的電氣性能要求。
串?dāng)_控制的信號完整性設(shè)計
高速PCB設(shè)計規(guī)則通常分兩種：物理規(guī)則和電氣規(guī)則。所謂物理規(guī)則是指設(shè)計工程師指定基于物理尺寸的某些設(shè)計規(guī)則，比如線寬為4Mil，線與線之間的間距為4Mil，平行走線長度為4Mil等。而電氣規(guī)則是指有關(guān)電特性或者電性能方面的設(shè)計規(guī)則，如布線延時控制在1ns到2ns之間，某一個PCB線上的串?dāng)_總量小于70mV等等。
定義清楚了物理規(guī)則和電氣規(guī)則就可以進(jìn)一步探討高速布線器。目前市場上基于物理規(guī)則（物理規(guī)則驅(qū)動）的高速布線器有AutoActive RE布線器、CCT布線器、BlazeRouter布線器和Router Editor布線器，實(shí)際上這些布線器都是物理規(guī)則驅(qū)動的自動布線器，也就是說這些布線器只能夠自動滿足設(shè)計工程師指定的物理尺寸方面的要求，而并不能夠直接受高速電氣規(guī)則所驅(qū)動。
電氣規(guī)則直接驅(qū)動的高速布線器對于確保高速設(shè)計信號完整性來說非常重要，設(shè)計工程師總是最先得到電氣規(guī)則而且設(shè)計規(guī)范也是電氣規(guī)則，換句話說我們的設(shè)計最終必須滿足的是電氣規(guī)則而不是物理規(guī)則，最終的物理設(shè)計實(shí)現(xiàn)滿足設(shè)計的電氣規(guī)則要求才是最本質(zhì)的。物理規(guī)則僅僅是元器件廠商或者是設(shè)計工程師自己對電氣規(guī)則作的一種轉(zhuǎn)換，我們總是期望這種轉(zhuǎn)換是對等的，是一一對應(yīng)的。而實(shí)際情況并非如此。
以采用LVDS芯片來完成高速率（高達(dá)777.76Mbps）、長距離（長達(dá)100M）的數(shù)據(jù)傳輸為例，由于LVDS技術(shù)的信號擺幅是350mV，那么通常的設(shè)計規(guī)范總是要求信號線上總的串?dāng)_值應(yīng)該小于等于信號擺幅的20%，也就是串?dāng)_的總量最大為350mV×20%=70mV，這就是電氣規(guī)則，其中20%的百分比取決于LVDS的噪聲容限，可以從參考手冊上獲得。
對于IS_Synthesizer來說，設(shè)計工程師只要指定該LVDS信號線上的串?dāng)_值大小，布線時就能夠自動調(diào)整和細(xì)化來確保滿足電性能方面的要求，在布線過程中會自動考慮周圍所有信號線對該LVDS信號的影響。而對基于物理規(guī)則驅(qū)動的布線器來說，首先需要進(jìn)行一些假想的分析和考慮，設(shè)計工程師總是認(rèn)為信號之間的串?dāng)_僅僅取決于平行信號之間并行走線的長度，所以可以在高速電路設(shè)計的前端環(huán)境中做一些假想的分析，比如可以假定并行走線的長度是2.5mil，然后分析它們之間的串?dāng)_，這個值可能并不是70mV，但是可以根據(jù)得到的結(jié)論來進(jìn)一步調(diào)整并行走線的長度，假如恰好當(dāng)并行走線的長度是某一個確定的值如7mil時信號之間的串?dāng)_值基本上就是70mV，那么設(shè)計工程師就認(rèn)為只要保證差分線對并行走線的長度控制在7mil范圍以內(nèi)就能夠滿足這樣的電氣特性要求（信號串?dāng)_值控制在70mV以內(nèi)），于是在實(shí)際的物理PCB布局布線時設(shè)計工程師就得到了這樣一個高速PCB設(shè)計的物理規(guī)則，常規(guī)的高速布線器都可以確保滿足這種物理尺寸方面的要求。
這里會存在兩個問題：首先，規(guī)則的轉(zhuǎn)換并不等同，首先信號之間的串?dāng)_并非唯一由并行信號之間走線的長度來決定，還取決于信號的流向、并行線段所處的位置，以及有無匹配等多種因素，而這些因素可能很難預(yù)料，甚至不可能在實(shí)際的物理實(shí)現(xiàn)之前充分地進(jìn)行考慮。所以經(jīng)過這樣的轉(zhuǎn)換之后，并不能夠確保在滿足這些物理規(guī)則的情況下，同時能夠滿足原始的電氣規(guī)則。這也是為什么上述的這些高速布線器在滿足規(guī)則的情況下，PCB系統(tǒng)仍然不能正常工作的很重要的一個原因。其次，在這些規(guī)則轉(zhuǎn)換時幾乎不可能同時考慮多方面的影響，如在考慮信號串?dāng)_時很難同時考慮到周圍所有相關(guān)信號線的影響。這兩方面的情況就決定了基于物理規(guī)則的高速布線器在高速、高復(fù)雜度的PCB系統(tǒng)設(shè)計中將存在很大的問題，而真正基于電氣規(guī)則驅(qū)動的高速PCB布線器就較好地解決了這方面的問題。
本文小結(jié)
高速PCB板級、系統(tǒng)級設(shè)計是一個復(fù)雜的過程，包括信號串?dāng)_在內(nèi)的信號完整性問題帶來設(shè)計觀念、設(shè)計思路、設(shè)計流程以及設(shè)計手段的變革。確保在高速系統(tǒng)設(shè)計中迅速發(fā)現(xiàn)問題、解決問題，并且指導(dǎo)在新的設(shè)計中預(yù)防問題的出現(xiàn)已經(jīng)成為今天高速系統(tǒng)設(shè)計的主流。