頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的多通道并行高速采樣研究 數(shù)據(jù)采樣精度和采樣速率是A/D轉換的重要技術指標。目前受半導體工藝技術的限制，高采樣精度的A/D芯片一般具有較低的采樣速率。本文提出一種時間交替ADC采樣技術，通過在時域上多通道并行交替采樣，使采樣速率達到原來單片ADC的多倍。最后進行多路交替采樣試驗，結果驗證了該方法的正確性。 發(fā)表于：2/24/2016 在LabView平臺下的任意波信號發(fā)生器設計 利用LabView圖形化虛擬儀器開發(fā)平臺，設計一個基于FPGA的DDS（直接數(shù)字頻率合成）信號發(fā)生器。通過FPGA的下位機和LabView上位機的配合使之能夠輸出多種固定波形和任意波形，在不用改變硬件平臺的情況下，能夠隨時對系統(tǒng)進行重構或拓展開發(fā)。 發(fā)表于：2/23/2016 基于FPGA的信號燈沖突檢測電路的設計與實現(xiàn) 采用軟件控制方式的道路交通信號機在死機時往往失去其綠沖突保護功能。根據(jù)“綠沖突矩陣”的檢測原理，本文提出一種道路交通信號控制機的信號沖突檢測方案，采用自頂向下的設計方法，通過FPGA實現(xiàn)系統(tǒng)的各個功能模塊。該系統(tǒng)可以獨立地檢測綠燈信號沖突這種道路交通的異常情況，并能立即做出處理。仿真及實際測試結果表明，該系統(tǒng)時序分配與程序設計合理，工作穩(wěn)定可靠，并能夠提高信號機嵌入式系統(tǒng)的實時性。 發(fā)表于：2/21/2016 跨接在兩個網(wǎng)絡間的語音記錄儀設計 設計了語音記錄儀。該語音記錄儀橋接在通信設備之間，同時提供3種橋接接口：以太網(wǎng)接口，支持在IP通信方式下的各通話組的直通及錄音功能；二線接口，支持模擬二線方式下的直通及錄音功能；音頻接口，支持模擬音頻方式下的直通及錄音功能。同時話音記錄儀提供FTP服務器，可以通過局域網(wǎng)對語音記錄儀保存的語音文件進行下載和管理。此外，該設備支持語音回放功能。 發(fā)表于：2/19/2016 基于機器視覺篩選GPS衛(wèi)星信號的無人駕駛汽車組合導航方法 針對無人駕駛智能車在城市道路環(huán)境中全球定位系統(tǒng)信號以非視距傳播而造成偽距估計偏差，導致定位不準確的問題，提出了一種以視覺信息為篩選條件的組合導航方法。該系統(tǒng)通過攝像頭采集到車體周圍環(huán)境信息圖像并處理，最終得到建筑物上隅角與下隅角的差值，換算出建筑物相對車體所形成的遮擋角度，以此篩選GPS衛(wèi)星有效信息，采用容積卡爾曼濾波對組合導航信息進行濾波估計，提高導航信息準確性。實驗證明，該系統(tǒng)能有效彌補無人駕駛智能車城市道路環(huán)境中GPS信號偏差的缺點，較傳統(tǒng)組合方式相比具有較高的可靠性及實用價值。 發(fā)表于：2/19/2016 基于FPGA的數(shù)字直放站鏈路切換設計 針對數(shù)字光纖直放站系統(tǒng)的遠端單元給出了一種簡單高效的鏈路切換設計方案。首先對通信鏈路進行檢測，其次切換同步時鐘，最后改變物理接口與上下行數(shù)據(jù)的映射關系，并使用FPGA進行實現(xiàn)。實驗平臺測試表明，在光纖故障和設備故障等通信鏈路故障時，通過鏈路切換實現(xiàn)了環(huán)網(wǎng)自愈，系統(tǒng)組網(wǎng)更為靈活，大大提高了系統(tǒng)的可靠性，可應用于安全性要求高的場合。 發(fā)表于：2/19/2016 資源受限設備的ZigBee樹路由協(xié)議改進算法研究 ZigBee提供的自由表樹路由算法與IEEE802.15.4標準的資源受限設備尋址方案，只適用于有限大小的對稱樹網(wǎng)絡。本文提出了一種高效的路由算法和一個基于前綴碼的靈活的、可變長度的尋址方案。該方案消除了路由表，并且不限制網(wǎng)絡的規(guī)模，允許設備擁有任意數(shù)的子節(jié)點；利用簡單的數(shù)學與/或邏輯等式來決定路由，并可以適用幾乎所有類型的樹狀網(wǎng)絡。理論分析和仿真結果表明，這種靈活的機制大大降低了成本開銷。 發(fā)表于：2/9/2016 吉比特MAC接口IP軟核的分析與研究 MAC(Media Access Control)層位于網(wǎng)絡結構七層協(xié)議中的數(shù)據(jù)鏈路層，控制局域網(wǎng)中的多個節(jié)點對共享介質的訪問，保證相鄰節(jié)點之間數(shù)據(jù)的可靠傳輸。本文介紹一種吉比特MAC接口的結構，該MAC采用基于描述符傳輸?shù)腄MA（Direct Memory Access）和雙通道的MTL(MAC Transaction Layer)，在半雙工模式下支持10/100 Mb/s、全雙工模式下支持10/100/1 000 Mb/s的網(wǎng)絡數(shù)據(jù)傳輸速率。 發(fā)表于：2/7/2016 基于DSP+FPGA的高速數(shù)據(jù)處理與存儲系統(tǒng)設計 針對信號處理數(shù)據(jù)量大、實時性要求高的特點，從實際應用出發(fā)，設計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務需求，F(xiàn)PGA可以靈活地選擇與不同的DSP組成不同的信號處理結構，同時為滿足大數(shù)據(jù)存儲要求設計了可方便網(wǎng)絡控制的數(shù)據(jù)存儲模塊。模塊之間可以通過自定義LVDS接口實現(xiàn)互聯(lián)，組成一個系統(tǒng)。 發(fā)表于：2/5/2016 基于狀態(tài)機的圖像信息提取的FPGA設計及仿真分析 現(xiàn)場可編程邏輯門陣列（FPGA）應用于圖像處理時，需要對數(shù)據(jù)中的圖像信息進行準確的提取。設計中，F(xiàn)PGA中解壓縮功能需要對壓縮數(shù)據(jù)中的圖像信息進行提取。根據(jù)壓縮格式，設計了一種基于狀態(tài)機的圖像信息提取模塊，并且在XST（Xilinx官方綜合工具）以及Synplify pro兩個綜合環(huán)境下進行了仿真驗證。通過對比仿真結果的差異，嘗試分析設計的寄存器傳輸級視圖（RTL視圖），并找出了影響狀態(tài)機工作的關鍵要素。強調了代碼風格對FPGA設計的重要性。 發(fā)表于：2/3/2016 ?…169170171172173174175176177178…?
