国产在线观看一区二区三区,人妻av无码一区二区三区,a级全黄看30分钟

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

DesignCon表彰Altera出色的FPGA和SoC創(chuàng)新

Altera公司(NASDAQ: ALTR)今天宣布，其創(chuàng)新的FPGA和SoC技術(shù)在DesignCon 2014上贏得了兩項(xiàng)設(shè)計(jì)創(chuàng)意獎(jiǎng)。Altera的下一代14 nm Stratix 10 FPGA和SoC贏得了最佳半導(dǎo)體和IP獎(jiǎng)，ARM® Development Studio 5 (DS-5?) Altera版工具包贏得了最佳設(shè)計(jì)驗(yàn)證工具獎(jiǎng)。在圣克拉拉會(huì)議中心舉行的DesignCon 2014大會(huì)期間，Altera出席了這一慶祝典禮，并領(lǐng)取了兩項(xiàng)設(shè)計(jì)創(chuàng)意獎(jiǎng)。

發(fā)表于：2/10/2014

Altera最新驗(yàn)證工具推進(jìn)了FPGA和SoC中高速串行收發(fā)器的評(píng)估

Altera公司(Nasdaq: ALTR)今天發(fā)布JNEye鏈路分析工具，提供驗(yàn)證和電路板級(jí)全套設(shè)計(jì)工具。JNEye支持設(shè)計(jì)人員迅速方便的評(píng)估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結(jié)合了統(tǒng)計(jì)鏈路仿真器的速度優(yōu)勢(shì)和時(shí)域波形仿真器的精度優(yōu)勢(shì)，是一種新的混合行為仿真方法。JNEye工具經(jīng)過(guò)優(yōu)化，支持Altera 10代系列產(chǎn)品，為用戶提供了評(píng)估Altera下一代FPGA和SoC收發(fā)器鏈路性能的平臺(tái)。

發(fā)表于：2/9/2014

Xilinx投片首款Virtex UltraScale All Programmable器件行業(yè)唯一高端20nm產(chǎn)品即將上市

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布首款Virtex® UltraScale?器件投片，在20nm工藝領(lǐng)域再創(chuàng)另一項(xiàng)行業(yè)第一。作為業(yè)界唯一高端20nm產(chǎn)品，基于UltraScale架構(gòu)的Virtex UltraScale系列可為多種應(yīng)用提供前所未有的高性能、系統(tǒng)集成度和帶寬。UltraScale架構(gòu)擁有多項(xiàng)ASIC技術(shù)，從而能為客戶帶來(lái)眾多ASIC級(jí)優(yōu)勢(shì)。同時(shí)采用最新的布線架構(gòu)消除了新一代器件的互聯(lián)技術(shù)和擴(kuò)展瓶頸。UltraScale架構(gòu)能從20nm平面FET擴(kuò)展為16nm FinFET技術(shù)，并從單芯片電路擴(kuò)展為3D IC。

發(fā)表于：1/29/2014

Altera JESD204B解決方案簡(jiǎn)化了基于FPGA系統(tǒng)中前沿?cái)?shù)據(jù)轉(zhuǎn)換器的集成

Altera公司(Nasdaq: ALTR)今天宣布，開始提供多種JESD204B解決方案，設(shè)計(jì)用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡(jiǎn)化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn)，包括雷達(dá)、無(wú)線射頻前端、醫(yī)療成像設(shè)備、軟件無(wú)線電，以及工業(yè)應(yīng)用等。

發(fā)表于：1/26/2014

基于FPGA的FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)

采用并行分布式算法和MAC算法給出了FIR濾波器的FPGA實(shí)現(xiàn)。以32階FIR濾波器的設(shè)計(jì)為例，采用Altera公司Cyclone II系列的EP2C35F672C8 FPGA作為硬件平臺(tái)，通過(guò)Modelsim、Quartus II、MATLAB軟件平臺(tái)對(duì)設(shè)計(jì)進(jìn)行了聯(lián)合仿真測(cè)試分析及驗(yàn)證。結(jié)果顯示，該設(shè)計(jì)達(dá)到了指標(biāo)要求，功能正確，資源占用及處理速度均得到了優(yōu)化。

發(fā)表于：1/20/2014

Xilinx助力武漢邁信電氣成功推出POWERLINK主站

基于賽靈思Zynq All Programmable SoC的解決方案幫助中國(guó)武漢邁信電氣技術(shù)有限公司大大降低了開發(fā)難度，同時(shí)大幅加速了開發(fā)進(jìn)程，使得中國(guó)武漢邁信電氣技術(shù)有限公司成為市場(chǎng)上POWERLINK主站的首家中國(guó)供應(yīng)商。

發(fā)表于：1/17/2014

基于LabVIEW 和FPGA的LCR測(cè)試儀的設(shè)計(jì)

基于虛擬儀器技術(shù),設(shè)計(jì)出一種以FPGA為硬件基礎(chǔ)，LabVIEW為軟件工具的圖形化編程LCR測(cè)試儀，重點(diǎn)論述了硬件電路各個(gè)模塊的設(shè)計(jì)方案和上位機(jī)軟件的設(shè)計(jì)實(shí)現(xiàn)。實(shí)際測(cè)試表明，該系統(tǒng)操作簡(jiǎn)單,實(shí)時(shí)性強(qiáng),精度高，具有一定的使用價(jià)值和推廣價(jià)值，適用于高校實(shí)驗(yàn)室等領(lǐng)域。

發(fā)表于：1/15/2014

基于FPGA的擺臂伺服控制系統(tǒng)設(shè)計(jì)

擺臂伺服控制系統(tǒng)是大氣紅外干涉儀的重要組成部分，在分析干涉儀工作原理和伺服控制需求的基礎(chǔ)上，給出了一種采用FPGA實(shí)現(xiàn)伺服控制、結(jié)合典型Ｈ型直流PWM電路，構(gòu)成數(shù)字化擺臂伺服控制系統(tǒng)的設(shè)計(jì)方法，仿真與實(shí)驗(yàn)結(jié)果驗(yàn)證了設(shè)計(jì)的正確性。

發(fā)表于：1/14/2014

Altera ArriaGX FPGA入門開發(fā)方案

Altera公司的ArriaGXFPGA是帶有收發(fā)器的中端FPGA系列。其收發(fā)器速率高達(dá)3.125Gbps，您可以利用它來(lái)連接支持PCIExpress,千兆以太網(wǎng),SerialRapidIO,SDI等協(xié)議的現(xiàn)有模塊和器件。具有同類最佳的信號(hào)完整性,是功耗最低的中端FPGA，適用于需要32個(gè)支持背板的6.5536Gbps收發(fā)器的應(yīng)用.本文介紹了ArriaGXFPGA主要特性和架構(gòu)圖,以及ArriaVGXFPGA入門開發(fā)板主要特性,框圖,電路圖,PCB元件布局圖和材料清單.

發(fā)表于：1/14/2014

基于FPGA的多通道生理信號(hào)監(jiān)護(hù)儀的設(shè)計(jì)

提出了一種基于SoPC技術(shù)的生理信號(hào)監(jiān)護(hù)系統(tǒng)的設(shè)計(jì)方案，以Altera公司Cyclone II系列EP2C35F672芯片為核心，設(shè)計(jì)了心電、脈搏波、血氧信號(hào)采集和處理模塊?；贜ios II嵌入式軟核處理器進(jìn)行應(yīng)用程序開發(fā)，實(shí)現(xiàn)了多通道生理信號(hào)的24小時(shí)實(shí)時(shí)監(jiān)控。

發(fā)表于：1/13/2014