韩国理论电影午夜三级在线观看 ,久久久久夜色精品国产

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

帶有時(shí)標(biāo)的嵌入式語(yǔ)音信號(hào)錄取系統(tǒng)設(shè)計(jì)

為了滿足語(yǔ)音電臺(tái)抗干擾客觀評(píng)估系統(tǒng)對(duì)語(yǔ)音文件對(duì)準(zhǔn)精度的要求，在FPGA平臺(tái)上設(shè)計(jì)一種基于SOPC技術(shù)的帶有時(shí)間標(biāo)記信息的嵌入式語(yǔ)音信號(hào)錄取系統(tǒng)。在GPS接收機(jī)時(shí)間信息和秒脈沖觸發(fā)下，NiosⅡ軟核處理器控制音頻Codec芯片WM8731對(duì)輸入的音頻信號(hào)進(jìn)行高精度采集，將觸發(fā)時(shí)間信息和采集得到的數(shù)據(jù)按照特定的格式進(jìn)行打包與封裝，并以FAT文件格式存儲(chǔ)到SD卡上。由于GPS系統(tǒng)時(shí)間信息具有很高的時(shí)間精度，加之FPGA器件具有的時(shí)序可控特性

發(fā)表于：7/3/2013

把握賽靈思FPGA中的主要時(shí)鐘資源

把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。不過(guò)對(duì)FPGA設(shè)計(jì)新手來(lái)說(shuō)，什么時(shí)候用DCM、PLL、

發(fā)表于：7/3/2013

賽靈思高層次綜合工具加速FPGA設(shè)計(jì)

作者：SharadSinha博士生新加坡南洋理工大學(xué)sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C語(yǔ)言等高級(jí)語(yǔ)言能幫助您在FPGA上快速實(shí)現(xiàn)算法。高層次綜合（HLS）是指自動(dòng)綜合最初用C、C++或SystemC語(yǔ)言描述的數(shù)

發(fā)表于：7/2/2013

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

致力于提供功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國(guó)防、通信和安全應(yīng)用的IGLOO®2現(xiàn)場(chǎng)可編程門陣列(FPGA)系列產(chǎn)品?；诜且资钥扉W技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場(chǎng)上很多相似器件都提供的PCI Express® endpoint，并且具有業(yè)界唯一的高性能存儲(chǔ)器子系統(tǒng)。

發(fā)表于：7/1/2013

使用Zynq-7000 AP SOC和FREERTOS設(shè)計(jì)視頻流系統(tǒng)

本應(yīng)用指南演示了如何使用FreeRTOS操作系統(tǒng)——Zynq-7000 AP SoC的兩種推薦操作系統(tǒng)之一（另外一種是Linux）。 FreeRTOS是一種只含有少量文件的免費(fèi)操作系統(tǒng)，易于連接、使用和維護(hù)。FreeRTOS支持多線程或任務(wù)、互斥器、信號(hào)燈和軟件定時(shí)器。在參考設(shè)計(jì)中，主應(yīng)用在一個(gè)FreeRTOS線程中運(yùn)行，同時(shí)創(chuàng)建另一個(gè)FreeRTOS線程，用以逐漸改變屏幕視控系統(tǒng)(OSD)的透明度，以顯示混合效果。

發(fā)表于：7/1/2013

領(lǐng)先一代超越紙上談兵， Xilinx在競(jìng)爭(zhēng)中脫穎而出

Xilinx亞太區(qū)銷售與市場(chǎng)副總裁楊飛說(shuō)：“Xilinx將繼續(xù)‘領(lǐng)先一代’，市場(chǎng)份額將持續(xù)擴(kuò)大”楊飛Xilinx亞太區(qū)銷售與市場(chǎng)副總裁作為可編程FPGA的發(fā)明者，F(xiàn)abless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，從

發(fā)表于：7/1/2013

把手課堂：FPGA 101-如何配置您的Zynq SoC裸機(jī)解決方案

編者注：這是Adam Taylor規(guī)劃的Zynq-7000 All Programmable SoC實(shí)際操作教程系列的第二部分。Adam經(jīng)常為Xcell雜志撰稿，他撰寫了第82期介紹Zynq SoC設(shè)計(jì)的封面報(bào)道，以及本期中介紹XPE和XPA的文章（見(jiàn)第46頁(yè)）。同時(shí)他還為All Programmable Planet撰寫博客。

發(fā)表于：7/1/2013

使用賽靈思的功耗估計(jì)器和功耗分析器工具

作者：AdamTaylor首席工程師EADSAstriumaptaylor@theiet.org精確估算FPGA設(shè)計(jì)的功耗對(duì)確保獲得正確的電源架構(gòu)至關(guān)重要。FPGA與眾多其它類型組件的不同之處

發(fā)表于：7/1/2013

Huffman并行解碼算法的改進(jìn)與實(shí)現(xiàn)

為了提高Huffman解碼的效率和實(shí)時(shí)性，采用并行處理技術(shù)和改進(jìn)的Huffman并行解碼算法，設(shè)計(jì)基于現(xiàn)場(chǎng)可編程門陣列FPGA的Huffman并行解碼器。在不考慮Huffman編碼長(zhǎng)度的情況下，解碼器通過(guò)插入流水線結(jié)構(gòu)的方法將Huffman碼流的碼流頭和信息碼流分開(kāi)，同時(shí)進(jìn)行解碼。硬件仿真結(jié)果表明，在一個(gè)時(shí)鐘節(jié)拍內(nèi)解碼器處理的數(shù)據(jù)位數(shù)與解碼效率成正比，位數(shù)越多，實(shí)時(shí)性越好。

發(fā)表于：6/27/2013

Synopsys發(fā)布為最優(yōu)化實(shí)現(xiàn)所有系統(tǒng)級(jí)芯片處理器內(nèi)核的標(biāo)準(zhǔn)單元庫(kù)和存儲(chǔ)器套件

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前發(fā)布其專為支持多種處理器內(nèi)核的優(yōu)化實(shí)現(xiàn)而設(shè)計(jì)的套件，以作為DesignWare® Duet嵌入式存儲(chǔ)器以及邏輯庫(kù)IP組合的擴(kuò)展。此次發(fā)布的全新DesignWare HPC(高性能內(nèi)核)設(shè)計(jì)套件包括一整套高速和高密度存儲(chǔ)器實(shí)例和標(biāo)準(zhǔn)單元庫(kù)，它們可使SoC設(shè)計(jì)師優(yōu)化其片上CPU、GPU和DSP IP內(nèi)核，以實(shí)現(xiàn)最大的速度、最小的面積或最低的功耗，或針對(duì)其特殊的應(yīng)用需求實(shí)現(xiàn)上述三者的最優(yōu)化平衡。

發(fā)表于：6/26/2013