蜜桃视频APP下载网站,国产一级一级理论片一区二区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠(chǎng)返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

Adaboost算法的FPGA實(shí)現(xiàn)與性能分析

本文創(chuàng)新點(diǎn)在于采用了一種像素積分單元陣列結(jié)構(gòu)，能夠?qū)?Adaboost 算法中的Haar 特征進(jìn)行并行處理。結(jié)合Virtex5 平臺(tái)豐富和特殊結(jié)構(gòu)的邏輯資源，得到了理想的性能，甚至已經(jīng)能夠和高性能的PC平臺(tái)相提并論。從結(jié)果中可以看到，本系統(tǒng)只使用了部分資源。通過(guò)在FPGA芯片內(nèi)部例化更多的處理單元，還有進(jìn)一步增大并行性以取得性能提升的空間。

發(fā)表于：12/25/2012

基于FPGA的圓光柵編碼器數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

介紹了一種基于FPGA的圓光柵編碼器數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法。通過(guò)分析圓光柵的實(shí)際工作情況，將系統(tǒng)分為三大模塊，詳細(xì)闡述了濾波模塊實(shí)現(xiàn)消除高頻信號(hào)干擾，計(jì)數(shù)模塊實(shí)現(xiàn)四倍頻、辨向與脈沖計(jì)數(shù)，以及數(shù)據(jù)通信模塊實(shí)現(xiàn)跨時(shí)鐘域數(shù)據(jù)傳輸功能的具體方法。最后通過(guò)Modelsim仿真驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性與可靠性。本系統(tǒng)具有高集成、可擴(kuò)展、便于移植的特點(diǎn)，可廣泛應(yīng)用于相關(guān)領(lǐng)域。

發(fā)表于：12/24/2012

賽靈思推出Vivado設(shè)計(jì)套件WebPACK版本

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Vivado?設(shè)計(jì)套件的WebPACK版本，使設(shè)計(jì)人員能夠立即免費(fèi)獲得業(yè)界首款SoC級(jí)的設(shè)計(jì)環(huán)境的器件專(zhuān)用版。WebPACK版本隨Vivado設(shè)計(jì)套件2012.4版的發(fā)布而推出，可提供與Vivado設(shè)計(jì)套件設(shè)計(jì)版本相同的以IP和系統(tǒng)為中心的設(shè)計(jì)流程，集成和實(shí)現(xiàn)速度比其它可選方案快4倍之多。

發(fā)表于：12/24/2012

基于FPGA的可編程濾波器的設(shè)計(jì)

應(yīng)變測(cè)試系統(tǒng)中傳感器輸出信號(hào)非常微弱，傳感器與測(cè)量?jī)x連接線(xiàn)較長(zhǎng)容易引入干擾信號(hào)，且應(yīng)變儀應(yīng)用場(chǎng)地干擾信號(hào)不同。介紹了一種用FPGA實(shí)現(xiàn)的可編程IIR型濾波器，該濾波器以二階基本節(jié)為核心，通過(guò)改變二階基本節(jié)的系數(shù)來(lái)改變?yōu)V波器濾波模型及截止頻率。嵌入式計(jì)算機(jī)把系數(shù)寫(xiě)入濾波器實(shí)現(xiàn)低通、高通、帶通及帶阻濾波。該濾波器在應(yīng)變測(cè)量?jī)x器應(yīng)用上取得了很好效果。

發(fā)表于：12/20/2012

基于CPLD的服務(wù)機(jī)器人的視覺(jué)系統(tǒng)設(shè)計(jì)

本文研究基于服務(wù)機(jī)器人的單目視覺(jué)系統(tǒng)。它處理的是二維圖像，是基于對(duì)無(wú)遮擋物體顏色和形狀的識(shí)別以及3D目標(biāo)物體的平動(dòng)跟蹤。

發(fā)表于：12/18/2012

萊迪思半導(dǎo)體將在CES 2013上展示實(shí)時(shí)3D視頻轉(zhuǎn)換器

萊迪思半導(dǎo)體公司今日宣布將于1月8日至11日在拉斯維加斯舉辦的消費(fèi)電子展（CES）上召開(kāi)一個(gè)“移動(dòng)應(yīng)用創(chuàng)新”見(jiàn)面會(huì)，屆時(shí)將展示3D Impact Media的基于低密度LatticeECP3? FPGA的實(shí)時(shí)3D 視頻轉(zhuǎn)換器RealityBox。萊迪思展廳位于拉斯維加斯酒店?yáng)|樓2980號(hào)套房。

發(fā)表于：12/18/2012

來(lái)自意法半導(dǎo)體（ST）與CEA-Leti的研究員榮獲2012年Général Ferrié大獎(jiǎng)

意法半導(dǎo)體（STMicroelectronics，簡(jiǎn)稱(chēng)ST；紐約證券交易所代碼：STM）與法國(guó)最著名的科研機(jī)構(gòu)CEA-Leti宣布來(lái)自意法半導(dǎo)體與CEA-Leti的研究員團(tuán)隊(duì)榮獲2012年Général Ferrié大獎(jiǎng)。

發(fā)表于：12/14/2012

基于FPGA的智能呼叫系統(tǒng)的設(shè)計(jì)

研究了智能呼叫系統(tǒng)，能實(shí)現(xiàn)64人呼叫，在有人呼叫時(shí)，啟動(dòng)語(yǔ)言對(duì)話(huà)系統(tǒng)，實(shí)現(xiàn)呼叫者和值班管理員對(duì)話(huà)，顯示第一或優(yōu)先呼叫者編碼，并有光聲提示，同時(shí)還能存儲(chǔ)多人呼叫信息。將系統(tǒng)分成若干部分，主要包括呼叫信號(hào)編碼和譯碼電路、呼叫存儲(chǔ)電路、語(yǔ)音放大電路、控制電路、模擬電子開(kāi)關(guān)電路、模擬選擇/分配電路等部分。數(shù)字部分功能用Altera公司的FPGA器件EPF10K10TC144-3實(shí)現(xiàn)。

發(fā)表于：12/14/2012

意法半導(dǎo)體（ST）宣布位于法國(guó)Crolles的晶圓廠(chǎng)即將投產(chǎn)28納米FD-SOI制程技術(shù)

意法半導(dǎo)體（STMicroelectronics，簡(jiǎn)稱(chēng)ST；紐約證券交易所代碼：STM）宣布其在28納米FD-SOI技術(shù)平臺(tái)的研發(fā)上又向前邁出一大步，即將在位于法國(guó)Crolles的12寸（300mm）晶圓廠(chǎng)投產(chǎn)該制程技術(shù)，這證明了意法半導(dǎo)體以28納米技術(shù)節(jié)點(diǎn)提供平面全耗盡技術(shù)的能力。在實(shí)現(xiàn)極其出色的圖形、多媒體處理性能和高速寬帶連接功能的同時(shí)，而不犧牲電池的使用壽命的情況下，嵌入式處理器需具有市場(chǎng)上最高的性能及最低的功耗，意法半導(dǎo)體28納米技術(shù)的投產(chǎn)可解決這一挑戰(zhàn)，滿(mǎn)足多媒體和便攜應(yīng)用市場(chǎng)的需求。

發(fā)表于：12/13/2012

基于FPGA的E1信號(hào)失幀檢測(cè)研究

針對(duì)E1信號(hào)傳輸過(guò)程中出現(xiàn)的失幀問(wèn)題進(jìn)行研究，提出以FPGA為控制核心的檢測(cè)方案，當(dāng)信號(hào)出現(xiàn)失幀狀況時(shí)能及時(shí)進(jìn)行檢測(cè)并作出相應(yīng)措施，以保障E1信號(hào)傳輸?shù)姆€(wěn)定、流暢。

發(fā)表于：12/13/2012