亚洲毛片一区二区波霸院,久久国产精品自在自线观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

基于CPLD響高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

針對(duì)復(fù)雜液壓系統(tǒng)數(shù)據(jù)采集的特點(diǎn)，采用數(shù)據(jù)流驅(qū)動(dòng)多模塊并行技術(shù)和USB2.O接口，設(shè)計(jì)了基于CPLD+FX2的高速便攜式數(shù)據(jù)采集系統(tǒng)，同時(shí)給出了自主開發(fā)的USB設(shè)備在LABVIEW中的簡(jiǎn)便驅(qū)動(dòng)方法。實(shí)踐表明，該方案大大提高了系統(tǒng)的采集、傳輸速率，具有電路設(shè)計(jì)簡(jiǎn)單、可靠性高扣易移植等特點(diǎn)。

發(fā)表于：2/11/2012

手機(jī)PCB可靠性的設(shè)計(jì)方案

射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。

發(fā)表于：2/11/2012

基于Matlab和Simulink仿真環(huán)境的CAN總線專用工具包

CANbus (Controller Area Network) 即控制器局域網(wǎng)，是國(guó)際上應(yīng)用最廣泛的開放式現(xiàn)場(chǎng)總線之一。作為一種技術(shù)先進(jìn)、可靠性高、功能完善、成本合理的遠(yuǎn)程網(wǎng)絡(luò)通訊控制方式，CANbus已被廣泛應(yīng)用到各個(gè)自動(dòng)化控制系統(tǒng)中。例如，在汽車電子、自動(dòng)控制、智能大廈、電力系統(tǒng)、安防監(jiān)控等各領(lǐng)域。

發(fā)表于：2/11/2012

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)降低功耗的方法

傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高，且用戶對(duì)高端性能和額外邏輯的要求也越來(lái)越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。

發(fā)表于：2/11/2012

PCB板干膜防焊膜應(yīng)用步驟

干膜阻焊劑是以一種光敏聚合物膜的形態(tài)出現(xiàn)的，不是普通狀態(tài)的液體狀或糊狀，這層光敏聚合物膜夾在兩層保護(hù)層之間，這兩層保護(hù)層保護(hù)中間的感光乳劑膜以防止其在操作過(guò)程中受到破壞。

發(fā)表于：2/11/2012

引進(jìn)Mentor Graphics的Veloce硬件仿真器，Altera公司縮短其下一代產(chǎn)品的發(fā)布周期

作為高性能系統(tǒng)驗(yàn)證解決方案的領(lǐng)導(dǎo)者，Mentor Graphics Corp (納斯達(dá)克: MENT)今天宣布，革新的定制邏輯解決方案領(lǐng)導(dǎo)者Altera公司已經(jīng)采用Veloce ®仿真器平臺(tái)，以實(shí)現(xiàn)針對(duì)其下一代產(chǎn)品的快速驗(yàn)證。Altera公司的解決方案應(yīng)用廣泛，包括汽車自動(dòng)化，廣播，計(jì)算機(jī)與存儲(chǔ)，消費(fèi)，工業(yè)，醫(yī)療，軍事，測(cè)試與測(cè)量，無(wú)線與有線等領(lǐng)域。

發(fā)表于：2/10/2012

采用EDA或FPGA實(shí)現(xiàn)IP保護(hù)

提出一種結(jié)合電子設(shè)計(jì)自動(dòng)化(ElectronicDesignAutomation，簡(jiǎn)稱EDA)軟件和FPGA的IP核保護(hù)機(jī)制。通過(guò)在EDA工具中加入保護(hù)機(jī)制防止設(shè)計(jì)者非授權(quán)使用IP核，在FPGA中加入保護(hù)機(jī)制防止設(shè)計(jì)被非法復(fù)制、竊取或篡改。

發(fā)表于：2/10/2012

FPGA協(xié)處理器實(shí)現(xiàn)代碼加速的設(shè)計(jì)

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。我們還分析了通過(guò)一個(gè)涉及到基于輔助處理器單元(APU)的實(shí)際圖像顯示案例的基準(zhǔn)數(shù)據(jù)均衡決策的過(guò)程。該設(shè)計(jì)使用了在一個(gè)平臺(tái)FPGA中實(shí)現(xiàn)的一個(gè)嵌入式PowerPC。

發(fā)表于：2/10/2012

ModelSim和QuestaSim功能簡(jiǎn)介及仿真介紹

ModelSim是工業(yè)界最優(yōu)秀的語(yǔ)言仿真器，它提供最友好的調(diào)試環(huán)境，是作FPGA、ASIC設(shè)計(jì)的RTL級(jí)和門級(jí)電路仿真的首選。它支持PC和UNIX、LINUX平臺(tái)，是單一內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技

發(fā)表于：2/10/2012

Multitest的UltraFlat(tm)工藝達(dá)到要求

IDM與Multitest公司日前宣布其UltraFlat(tm)工藝達(dá)到高測(cè)試并行度垂直探針卡應(yīng)用要求。

發(fā)表于：2/10/2012