基于PLB總線的H.264整數變換量化軟核的設計
所屬分類：技術論文
上傳者：aet
文檔大小：204 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了在FPGA上實現(xiàn)H.264中整數變換量化的方法，設計了基于動態(tài)數據寬度和流水線技術的軟核(IP)，在處理速度和硬件資源方面分別進行優(yōu)化。此軟核作為PowerPC的一個硬件加速模塊在Xilinx Virtex-ⅡPRO中進行了驗證。實驗表明，在目前較難使用軟件方法實現(xiàn)高分辨率圖像實時編碼的情況下，本文設計的軟核能夠提供2110M Pixels/s的編碼速率，完全適應實時編碼。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。