基于PSoC3 UDB的異步SRAM讀寫控制
所屬分類：解決方案
上傳者：chenyy
文檔大?。?span>412 K
標簽： PSoC
所需積分：0分積分不夠怎么辦？
文檔介紹：本文介紹使用Cypress的PSoC3 UDB實現(xiàn)對異步SRAM的讀寫控制，并以CY7C1069AV33 SRAM為例介紹其軟硬件設計過程。Cypress PSoC3使用基于單循環(huán)流水線的高性能8051內核 (67MHz/33MIPS)，提供業(yè)界廣泛采用的5.5V至0.5V電壓范圍和低至200nA的休眠電流，可以滿足極低功耗的應用場合。PSoC3的高性能模擬子系統(tǒng)和數(shù)字系統(tǒng)都擁有可編程通路，允許將任何模擬或數(shù)字信號（包括可編程時鐘）分配到任何通用I/O引腳，這為使用者提供了真正的“系統(tǒng)級”可編程能力。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。