基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計簡介——第三屆OpenHW開放源碼硬件與嵌入式大賽三等獎
所屬分類：參考設(shè)計
上傳者：chenyy
文檔大?。?span>720 K
標(biāo)簽： SOC
所需積分：0分積分不夠怎么辦？
文檔介紹：對物聯(lián)網(wǎng)中大量節(jié)點的數(shù)據(jù)信息，進行快速處理并將結(jié)果反饋給觀察員。利用FPGA設(shè)計多核處理器，提高程序線程級并行性，對數(shù)據(jù)分類，結(jié)合核間任務(wù)分配算法，進一步加快處理速度。特點描述： 多核并行處理數(shù)據(jù)，提高處理速度。硬件架構(gòu)具有可拓展性，為以后的功能擴展提供了一定空間。采用microblaze軟核，設(shè)計共享總線緩存的硬件架構(gòu)。上層軟件在SDK中開發(fā)，利用郵箱進行核間通信，設(shè)計了主從式任務(wù)調(diào)度機制，采用加權(quán)最小連接的任務(wù)分配算法。該多核系統(tǒng)劃分為四個模塊：傳感器節(jié)點數(shù)據(jù)的傳送模塊，核間任務(wù)調(diào)度模塊，數(shù)據(jù)處理和核間通信模塊。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。