??? 圖1中顯示，電流模ADC的發(fā)展可以分為兩個(gè)階段：第一階段為1988年～1996年，研究人員和學(xué)者們開始對(duì)電流模ADC進(jìn)行探索和研究，包括各種基礎(chǔ)技術(shù)的研究，采樣、比較等功能模塊的設(shè)計(jì)和實(shí)現(xiàn)，均開始于這一時(shí)期；第二階段為1997年至今，對(duì)電流模ADC的研究進(jìn)入快速發(fā)展時(shí)期，出現(xiàn)了多種結(jié)構(gòu)的設(shè)計(jì)，關(guān)于電流模ADC方面的研究報(bào)道也逐漸多了起來，但是從整個(gè)ADC的發(fā)展情況來看，電流模ADC所占比重不到1％，它的研究工作才剛剛開始。圖2所示為高速高性能ADC的統(tǒng)計(jì)圖表，將ADC的分辨率和對(duì)應(yīng)的采樣率繪制成圖表。其中包括目前為止報(bào)道的所有采用電流模技術(shù)設(shè)計(jì)的ADC（23個(gè)）以及超過60個(gè)高速高性能電壓模ADC樣片及產(chǎn)品，兩條虛線所示分別代表電流模ADC和電壓模ADC的目前最高水平。

?

??? 從圖2中可以得出兩個(gè)比較重要的結(jié)論：首先，隨著采樣頻率的上升，ADC分辨率下降。對(duì)于電流模ADC，采樣頻率每增加一個(gè)數(shù)量級(jí)，分辨率下降約3.9位(曲線1)，對(duì)于電壓模ADC，采樣頻率每增加一個(gè)數(shù)量級(jí)，分辨率下降約2.2位（曲線2）；其次，目前現(xiàn)有的ADC能夠達(dá)到的最高的采樣率為20GS/s。
?????????????????????????????電流模ADC的性能
??? 評(píng)價(jià)ADC的性能指標(biāo)有多種方法，不同的應(yīng)用領(lǐng)域也會(huì)導(dǎo)致對(duì)ADC眾多指標(biāo)當(dāng)中的一項(xiàng)或某幾項(xiàng)有所側(cè)重。本文中，將比較的重點(diǎn)集中在分辨率和采樣率上。同時(shí)，目前集成電路正向低壓、低功耗方向發(fā)展，功耗問題也應(yīng)該給予足夠的重視。下面從ADC的各項(xiàng)性能指標(biāo)的角度，分析近年來電流模ADC發(fā)展?fàn)顩r并進(jìn)行總結(jié)。
??? 分辨率是ADC各種性能參數(shù)中最基本的一項(xiàng)，可分為靜態(tài)指標(biāo)和動(dòng)態(tài)指標(biāo)，其中積分非線性（INL：Integral Nonlinearity)和差分非線性(DNL：Differential Nonlinearity)是靜態(tài)指標(biāo)，而信噪比" title="信噪比">信噪比SNR(Signal－Noise Ratio)和無雜散動(dòng)態(tài)范圍SFDR(Spurious Free Dynamic Range)是動(dòng)態(tài)指標(biāo)。對(duì)于高速ADC應(yīng)用而言，動(dòng)態(tài)指標(biāo)能夠更為準(zhǔn)確地對(duì)ADC的性能進(jìn)行評(píng)價(jià)。
??? SNR是在指定頻段內(nèi)的信號(hào)功率的均方根值與平均噪聲功率的比值。如果ADC在輸入信號(hào)" title="輸入信號(hào)">輸入信號(hào)頻率達(dá)到采樣頻率的一半時(shí)仍能保持低頻時(shí)的性能，此ADC被稱為奈奎斯特ADC。這里的噪聲指電路中所有噪聲源，包括量化噪聲、電路噪聲、時(shí)鐘抖動(dòng)以及比較器的不確定性等。
??? 對(duì)于一個(gè)理想的ADC，噪聲僅與量化過程有關(guān)。量化即是將一個(gè)無限精度的模擬量轉(zhuǎn)化為有限位數(shù)的數(shù)字輸出，這中間產(chǎn)生的誤差稱為量化誤差。由量化誤差引起的信噪比僅與ADC的位數(shù)有關(guān)，通過白噪聲近似的方法，可以得出理想ADC信噪比與位數(shù)的關(guān)系。
?? ?假設(shè)一個(gè)理想ADC的位數(shù)為N，則此ADC的量化步長(zhǎng)為Q=滿量程/2^N，則量化誤差在區(qū)間服從線性分布：
????
??? 其中，T為采樣間隔，Q為量化步長(zhǎng)。
??? 在一個(gè)采樣間隔的時(shí)間中，量化噪聲功耗的均方根值可以表示為：
????
??? 因此，理想ADC的信噪比可以表示為：
????
其中，F(xiàn)s為理想ADC的輸入信號(hào)滿量程。
??? 實(shí)際ADC中，噪聲有多種來源，為了直觀地表示噪聲源對(duì)ADC動(dòng)態(tài)特性的影響，引入了SNR位數(shù)的概念，表達(dá)式同式(3)類似。
???
其中，SNR為實(shí)際ADC的信噪比，N_eff表示有效位數(shù)。
??? 比較完整的ADC的性能參數(shù)包括SNR、SFDR和采樣率、功耗等。SNR和SFDR作為輸入信號(hào)頻率f_sig的函數(shù)，隨著輸入信號(hào)頻率的增加呈下降趨勢(shì)。低頻時(shí)ADC的SNR為常數(shù)，當(dāng)輸入頻率升高使得SNR相比低頻值下降3dB時(shí)，此時(shí)的輸入信號(hào)頻率稱為有效分辨率帶寬ERBW（Effective Resolution Bandwidth）。
??? 為了衡量不同結(jié)構(gòu)ADC的性能，一般采用統(tǒng)一的品質(zhì)因數(shù)FoM(Figure of Merit)對(duì)ADC的性能進(jìn)行比較，根據(jù)評(píng)價(jià)的側(cè)重點(diǎn)不同，通常采用P參數(shù)和F參數(shù)這兩種品質(zhì)因數(shù)對(duì)ADC的性能進(jìn)行量化比較。
??? P參數(shù)，定義為實(shí)際的量化間隔總數(shù)與采樣頻率的乘積，對(duì)于一個(gè)N位的ADC，其量化間隔總數(shù)為2^SNRbits。
????
??? 同P參數(shù)相比，F(xiàn)參數(shù)包括了ADC的功耗參數(shù)：
????
??? 電流模ADC和電壓模ADC的P參數(shù)和F參數(shù)統(tǒng)計(jì)結(jié)果見圖3、圖4。?

?

?

?

??? 圖3所示為ADC的P參數(shù)統(tǒng)計(jì)分布圖，電流模ADC的P參數(shù)平均值為3.073×10¹⁰，比電壓模ADC平均值4.798×10¹¹要小很多，這說明在采樣率和分辨率的綜合性能上，電流模ADC同電壓模ADC相比，性能相差較多。在圖4中的F參數(shù)統(tǒng)計(jì)圖中，可以看到，電流模ADC的F參數(shù)平均值為5.778×10¹²，而電壓模ADC的F參數(shù)平均值為1.773×10¹²。這說明，在綜合考慮分辨率、采樣率和功耗效率時(shí)，電流模ADC要超過電壓模ADC的性能，利用電流模技術(shù)實(shí)現(xiàn)的ADC在高速、低功耗方面具有一定的優(yōu)勢(shì)。
???????????????????????????????? 性能分析
??? 實(shí)際的ADC由于電路中各種噪聲源的存在，有效位數(shù)（N_eff）會(huì)低于設(shè)計(jì)精度。在電路中存在的各種噪聲機(jī)制中，等效輸入噪聲、時(shí)鐘抖動(dòng)以及比較器不確定性對(duì)ADC的SNR性能影響較大。下面對(duì)由上述噪聲源決定的SNR位數(shù)進(jìn)行分析。
??? 等效輸入熱噪聲對(duì)SNR的影響：在ADC輸入端觀察到的等效噪聲包括熱噪聲、散粒噪聲、1/f噪聲和輸入相關(guān)噪聲。其中，熱噪聲和散粒噪聲是白噪聲，而1/f噪聲和輸入相關(guān)噪聲是與輸入信號(hào)頻率有關(guān)的。在奈奎斯特頻率范圍（f_in≤f_sample/2）內(nèi)對(duì)上述噪聲源進(jìn)行積分，可以得到等效熱噪聲電流的均方根值：
????
??? 其中，k為玻爾茲曼常數(shù)，T為絕對(duì)溫度，R_eff為等效熱阻（考慮所有噪聲效應(yīng)）。對(duì)于電流模式ADC，將滿量程電流計(jì)為I_fs，則量化噪聲的均方根值為：
????
??? 其中，Q為最小量化步長(zhǎng)，Bthermal為由熱噪聲決定的ADC的有效位數(shù)，根據(jù)分辨率的定義，可知=NP_I²(rms)，則：
????
??? 時(shí)鐘抖動(dòng)對(duì)SNR的影響：理想的采樣過程是在固定時(shí)間間隔的時(shí)鐘信號(hào)的控制下完成的，實(shí)際上時(shí)鐘信號(hào)的間隔不可能完全一致，這種不一致最終會(huì)影響到ADC的分辨率。假設(shè)時(shí)鐘信號(hào)的間隔平均值為T₀，方差為τ，輸入信號(hào)為i(t)=I_fs×sin(2πf_in×t)，對(duì)輸入信號(hào)取微分，得：
????
??? 由上式得到?駐i≤2πf_in×I_fs×Δt，當(dāng)輸入信號(hào)頻率為f_sample/2時(shí)，Δi的上限達(dá)到最大為πf_sampleI_fs×Δt。
??? 由時(shí)鐘抖動(dòng)決定的ADC的分辨率(B_aperture)可以通過將Δi的上限同分辨率決定的量化噪聲均方根值之間建立等式得到：
????
??? 比較器不確定性對(duì)SNR的影響：晶體管的速度受工藝參數(shù)限制，對(duì)于輸入的微弱信號(hào)而言，比較器輸出部分達(dá)到指定輸出信號(hào)強(qiáng)度的時(shí)間較長(zhǎng)，在時(shí)鐘頻率較高的情況下，比較器的輸出不再準(zhǔn)確，比較器輸出信號(hào)不準(zhǔn)確的概率為：
????
??? 其中，為比較器再生時(shí)間常數(shù)，A₀為比較器增益，Q為由比較器不確定性決定的最小量化步長(zhǎng)。
??? 由式（8）、（12），量化噪聲及比較器不確定性引起的量化誤差均方值為：
???
??? 其中，N_com為比較器個(gè)數(shù)，根據(jù)ADC的結(jié)構(gòu)不同而有所變化：
??? 根據(jù)方程（2）、（13），可得：
????
??? 其中，N_com為比較器數(shù)目，ΔN＝(N－B_ambiguity)。
??? 對(duì)于N位流水線結(jié)構(gòu)而言，N_com為N，則式（14）可簡(jiǎn)化為下式：
???
???????????????????????????????? 電流模ADC結(jié)構(gòu)
??? 電流模ADC主要采用閃爍式（flash）、流水線式（pipeline）和折疊插值式(folding and interpolation)結(jié)構(gòu)。目前為止報(bào)道的電流模ADC基本是利用CMOS工藝實(shí)現(xiàn)的，有少數(shù)是利用BiCMOS工藝實(shí)現(xiàn)的，而在高速電壓模ADC設(shè)計(jì)中應(yīng)用的GaAs、InP等高速Bipolar工藝，在電流模ADC的設(shè)計(jì)中未見應(yīng)用。
??? 一個(gè)N位的閃爍式ADC使用2^N-1個(gè)比較器，通常還需要一個(gè)額外的比較器對(duì)輸入信號(hào)溢出進(jìn)行檢測(cè)。所有比較器的工作都是同步進(jìn)行的，在指定的時(shí)鐘內(nèi)對(duì)輸入信號(hào)進(jìn)行采樣，輸出比較結(jié)果。閃爍式ADC是目前速度最快的結(jié)構(gòu)，采用閃爍式結(jié)構(gòu)的電流模ADC最高速度可以達(dá)到1.25GS/s。
??? 閃爍式ADC結(jié)構(gòu)上的缺陷也比較明顯，很難實(shí)現(xiàn)較高的分辨率，隨著分辨率的上升，結(jié)構(gòu)中用到的比較器的數(shù)目呈指數(shù)性增長(zhǎng)，功耗和芯片面積也隨之增長(zhǎng)。閃爍式ADC結(jié)構(gòu)使用數(shù)目龐大的比較器，比較器之間由于工藝漂移造成的偏差很難進(jìn)行匹配和校正，因此，一般閃爍式ADC的分辨率為8位以下。為了在實(shí)現(xiàn)較高分辨率的同時(shí)，保證系統(tǒng)的功耗不過分增長(zhǎng)，出現(xiàn)了許多其他的高速ADC結(jié)構(gòu)，如流水線結(jié)構(gòu)、分級(jí)流水和折疊插值結(jié)構(gòu)。
??? 實(shí)現(xiàn)高速ADC結(jié)構(gòu)的另一個(gè)辦法是采用所謂的交叉分時(shí)掃描結(jié)構(gòu)（time interleaved），通過強(qiáng)有力的時(shí)鐘管理，將多個(gè)模數(shù)轉(zhuǎn)換器交叉使用。應(yīng)用這種結(jié)構(gòu)實(shí)現(xiàn)的最高速度的ADC是Agilent的工程師于2003年報(bào)道的分辨率為8位、采樣率高達(dá)20GS/s的ADC，核心電路功耗為9W，共使用80個(gè)采樣率為250MS/s的ADC，時(shí)鐘抖動(dòng)小于0.7ps，采用0.18μm標(biāo)準(zhǔn)CMOS工藝制造。
??? 隨著集成電路供電電壓的進(jìn)一步降低和器件特征尺寸的減小，傳統(tǒng)的電壓模電路的設(shè)計(jì)越來越難于實(shí)現(xiàn)，而電流模技術(shù)所具有的低壓、高速等特點(diǎn)，使得電流模電路成為低壓下實(shí)現(xiàn)電路功能的一個(gè)較好的選擇。
參考文獻(xiàn)
[1] ROBERT H.W.Analog-to-Digital?converter survey and analysis.IEEE?journal on selected areas in communications，1999，17(4)：539-550.
[2] NARIN D G，SALAMA C A T.High-resolution，current-mode A/D?convertors using active current mirrors.Electronics.Letters，1988，24(21)：1331-1332.
[3] BHAT M S，REKHA S，JAMADAGNI H.S.Design of Low Power Current?Mode Flash ADC.TENCON′04，2004，(D)：241-244.
[4] WU Chung-Yu，LIOW Yu-Yee.New current mode wave pipelined architectures for high-speed analog to?digital converters.IEEE Trans.2004，51(1)：25-37.
[5] MOHAJERIN M，CHEN C H，Esam A R.A New 12-b 40MS/s，Lowpower，Low-area Pipeline ADC for?video analog front ends.PACRIM′05，2005：597-600.
[6] WILLAMOWSKI B M，SINANGIL M E，DUNDAR G.A Gray-Code current? mode ADC Structure.MELECON′06，2006：35-38.
[7] DANG H，SAWAN M，SAVARIA Y.A Novel Approach for Implementing?Ultra-High Speed Flash ADC Using?MCML Circuits.ISCAS2005，2005：6158-6161.
[8] LI Y C，EDGAR S S.A wide input bandwidth 7-bit 300MSamples/s folding and currentmode interpolating ADC.IEEE Journal of Solid-State circuits，2003，38(8)：1405-1410.