摘要：GPIB 控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本文擬討論用ALTERA 公司的低成本 CPLD 來實現(xiàn) GPIB 控制器的功能。GPIB 控制器芯片的硬件設(shè)計主 要分為狀態(tài)機的實現(xiàn)、數(shù)據(jù)通道和微處理接口的設(shè)計。本文重點介紹了各個模塊的實現(xiàn)原理。
關(guān)鍵詞：GPIB，CPLD，三線掛鉤，三態(tài)總線，VHDL。
1. 引言：
1.1 用 CPLD 實現(xiàn) GPIB 控制芯片的意義
綜觀現(xiàn)今市場上的測試儀器，不難發(fā)現(xiàn) GPIB 總線有重要的作用，在研制臺式測試儀器 的時候，客戶幾乎均要求具備 GPIB 接口?？墒窃趯嶋H研發(fā)過程中，卻發(fā)現(xiàn) GPIB 控制芯片很難購買，而且價格昂貴。而且作為測試儀器具備 GPIB 的接口，一般只需要具有聽、講、串查功能，而不需要控、并查功能，這樣又會造成資源與功能的浪費。所以我們嘗試用 CPLD來實現(xiàn) GPIB 接口的聽、講、串查功能，不僅可擁有自主知識產(chǎn)權(quán)，節(jié)省了產(chǎn)品的成本，而 且具有很大的靈活性。
1.2 GPIB 控制芯片簡介：
GPIB 也叫 HPIB，是一個數(shù)字化的 24 腳并行總線，由 16 條信號線和 8 條地線組成。這16 條信號線分為 8 條數(shù)據(jù)線、5 條控制線和 3 條握手線。8 條數(shù)據(jù)線：從 DIO1 到 DIO8，用 來傳送命令、地址和數(shù)據(jù)；5 條控制線：分別為 ATN 線、IFC 線、REN 線、SRQ 線和 EOI 線，用來管理通過接口的有序信息流；3 條握手線：DAV 線、NRFD 線和 NDAC 線，用于控制設(shè)備之間消息字節(jié)的傳送。發(fā)送消息方（源方）和接收消息方（受方）利用這 3 條握手線進行三線掛鉤，以保證數(shù)據(jù)線上的消息（命令或數(shù)據(jù)）能準(zhǔn)確無誤地傳送。
在 GPIB 系統(tǒng)中，把器件與 GPIB 總線的一種交互作用定義成一種接口功能。GPIB 標(biāo)準(zhǔn) 接口共定義了 10 種接口功能。
1.3 設(shè)計軟件及設(shè)計芯片的選擇
開發(fā)工具采用 ALTERA 公司的 MAXplusⅡ10.0。MAXplusⅡ開發(fā)工具是美國 Altera 公司 自行設(shè)計的一種 EDA 軟件工具，它具有原理圖輸入和文本輸入(采用硬件描述語言)兩種輸入手段，配備有編輯、編譯、仿真、綜合、芯片編程等功能。
Altera 公司是世界上從事可編程邏輯芯片生產(chǎn)的幾家主要廠商之一，其 MAX3000A 系列 可編程邏輯芯片速度快，容量大，性價比高。我們選用的 EPM3256ATC144-10，擁有 256個宏單元，144 個管腳，可自定義使用的管腳達 116 個，4.5ns 的傳輸延時完全能滿足要求。
2. GPIB 控制器各個模塊的設(shè)計 我們可以把整個系統(tǒng)劃分為幾個子系統(tǒng)。其中包括和微處理器接口的讀寫電路，與 GPIB母線通信的接口功能，以及內(nèi)部寄存器。對每個子系統(tǒng)的設(shè)計也可以采用向下分解為模塊級
設(shè)計，這樣在調(diào)試和組件系統(tǒng)時，不僅具有很強的靈活性，而且方便代碼的調(diào)試以及利于代 碼的重利用。與微處理器接口的讀寫電路設(shè)計可以利用組合邏輯電路設(shè)計方法實現(xiàn)，其基本 模塊，如：譯碼電路，讀寫電路，相對比較成熟，在設(shè)計的時候只要對其基本功能深刻理解的基礎(chǔ)上容易實現(xiàn)。與 GPIB 母線通信的子系統(tǒng)設(shè)計是本課題設(shè)計的重點也是難點，它不僅 需要對 IEEE488 協(xié)議有深刻的認(rèn)識，而且在接口功能子集的選擇上也有一定的要求。
2.1 微處理器（MCU）接口電路 微處理器（MCU）接口包括提供正確的寄存器訪問地址的譯碼電路，以及連同 WE 和DBIN 一起構(gòu)成的訪問 GPIB 控制器的讀寫電路，NCS 用來選通地址譯碼。地址譯碼電路以 及數(shù)據(jù)讀寫電路在數(shù)字電路設(shè)計中是最為成熟的電路，在此不作更多深入的闡述。值得注意
的是 GPIB 控制器的讀寫信號并不是通常意義上的 RD 和 WR 信號，而是由 DBIN 和 WE 信 號完成。而且，對 13 個寄存器的譯碼也用的僅僅是 RS[0:2]，這就需要和 DBIN 信號的配合來完成譯碼功能。
2.2 內(nèi)部寄存器
GPIB 控制器（參考 NAT9914）的內(nèi)部體系結(jié)構(gòu)有 13 個寄存器，其中 7 個可寫寄存器，6 個只讀寄存器。它們都是八位的，其中可讀寄存器有中斷狀態(tài)寄存器 0（ISR0）、中斷狀態(tài) 寄存器 1（ISR1）、地址狀態(tài)寄存器（ASR）、總線狀態(tài)寄存器（BSR）、命令通過寄存器（CPR）、 數(shù)據(jù)輸入寄存器（DIR）；可寫寄存器有中斷屏蔽寄存器 0（IMR0）、中斷屏蔽寄存器 1（IMR1）、地址寄存器（ADR）、輔助命令寄存器（AUXCR）、串行查詢寄存器（SPR）、并行查找寄存器（PPR）、數(shù)據(jù)輸出寄存器（CDOR）。在 GPIB 控制芯片的設(shè)計中對這十三個寄存器進行 詳細的描述。本模塊的設(shè)計采用圖形方式，利用參數(shù)化模塊庫實現(xiàn)各個寄存器。
2.3 接口功能
GPIB 標(biāo)準(zhǔn)接口共定義了 10 種接口功能。每一個接口功能由一組或多組相互聯(lián)系而又相 互排斥的狀態(tài)來定義。在一個時刻，一組互聯(lián)又互斥的狀態(tài)中必須有一個而且也僅又一個狀態(tài)在起作用。在 IEEE488 協(xié)議中對接口功能的每一個狀態(tài)還做了兩方面的規(guī)定：
1．當(dāng)某個狀態(tài)在起作用時，在接口上可以或必須發(fā)送的消息；
2．在什么條件下接口功能必須脫離某一狀態(tài)而進入同一組狀態(tài)的另一個狀態(tài)； 這些因素決定了狀態(tài)的處理能力。接口功能狀態(tài)圖給出了全部狀態(tài)以及從一個狀態(tài)變遷到另一個狀態(tài)一切可能的途徑。由于篇幅的限制，下面以受方掛鉤接口功能 AH 功能為例， 來介紹功能模塊的實現(xiàn)過程及原理。受方掛鉤功能賦予器件保證正確地接收遠地多線消息地能力。一個源方掛鉤功能與一個或多個受方掛鉤功能（分別含于各個器件中）的鏈鎖掛鉤序
列保證每個消息拜特的異步傳遞。受方掛鉤功能可以延遲多線消息傳遞的開始或結(jié)束，直到 器件準(zhǔn)備好繼續(xù)參與傳遞過程為止。狀態(tài)圖如圖 1：
圖 1 AH 功能狀態(tài)圖
其狀態(tài)轉(zhuǎn)換的 VHDL 語言描述如下：
process(c_state,n_state)
begin AIDS<='0';ANRS<='0';AWNS<='0';ACDS<='0';ACRS<='0'; case c_state is
when s1=>AIDS<='1';NRFD<='1';NDAC<='1';
IF (ATN OR LACS OR LADS)='1' then n_state<=s2;
else n_state<=s1; end if;
when s2=>ANRS<='1';NRFD<='0';NDAC<='0';
IF ((ATN OR rdy) and not tcs)= '1' then n_state<=s3;
elsif DAV='1' then n_state<=s5;
else n_state<=s2; end if;
when s3=>ACRS<='1';NRFD<='1';NDAC<='0'; IF DAV='1' then n_state<=s4;
ELSIF (NOT ATN AND NOT rdy)='1' THEN n_state<=s2;
else n_state<=s3; end if;
when s4=>ACDS<='1';NRFD<='0';NDAC<='0';
IF ((ATN AND T3) OR (NOT ATN AND NOT rdy))='1' THEN n_state<=s5;
else n_state<=s4; end if;
when s5=>AWNS<='1';NRFD<='0';NDAC<='1'; IF DAV='0' then n_state<=s2;
else n_state<=s5; end if;
end case;
end process； 根據(jù)儀器的具體要求，由于大多數(shù)測試系統(tǒng)只要求被遠控，并不要求控功能，而并查功
能在系統(tǒng)組建中屬于可選項，很少用到，為了簡化系統(tǒng)，設(shè)計中徹底去掉此兩項功能。其他
功能模塊包括：講者功能（T）、聽者功能（L）、源方掛鉤功能（SH）、受方掛鉤功能（AH）、 服務(wù)請求功能（SR）、、遠控本控功能（RL）、設(shè)備觸發(fā)功能（DT）和設(shè)備清除功能（DC）。
其設(shè)計原理與 AH 相同，在這里就不做詳細論述。
2.4 輔助命令譯碼器與多線消息譯碼器
1．輔助命令譯碼器通過對輔助命令寄存器 F0 到 F4 位的譯碼來生成輔助命令。 輔助命令共有 stactic 和 pulse 兩種,即靜態(tài)和脈沖兩種信號，靜態(tài)命令用電平的高低來表示。而動態(tài)命令則通過一個周期的方波脈沖信號來產(chǎn)生，要求脈沖命令至少在寫完輔助命令 寄存器后保持一個周期。我們通過 VHDL 語言來完成本模塊的設(shè)計。
2．多線消息是處于相互排斥的編碼集中但又公用一組信號線來傳遞的消息。在母線上，
每一時刻只能傳遞一條多線消息（一個消息拜特）。多線消息在遠地消息譯碼單元內(nèi)進行譯碼。 在這個譯碼單元，通過消息傳遞單元（DIO 線）來接收母線上的消息。消息譯碼單元僅在命令工作方式下（ATN=真）期間起作用。這樣的接口消息可能是地址、通令、專令或副令之一。
在數(shù)據(jù)工作方式（ATN=假）中，數(shù)據(jù)線上攜帶器件消息，這時譯碼單元不起作用。在本 GPIB
控制器設(shè)計中，此模塊還包含了地址比較器，這樣可以得到內(nèi)部狀態(tài)機所需的與地址相關(guān)的 信號。用 VHDL 語言完成其設(shè)計，并例化成模塊。
2.5 三態(tài) I/O 通道 需要注意的是芯片數(shù)據(jù)通道中八條數(shù)據(jù)線與控制數(shù)據(jù)流向的八條控制線都是雙向的，所以必須對 I/O 通道進行設(shè)置。實現(xiàn)雙向總線，就需要使用可編程邏輯器件的雙向口構(gòu)造雙向
三態(tài)總線。三態(tài)總線的實現(xiàn)，需要使用三態(tài)緩沖器，實現(xiàn)高、低電平和高阻三個狀態(tài)?；贏LTERA 公司的 CPLD 系列器件的特點，我們在設(shè)計的時候，內(nèi)部避免使用雙向的三態(tài)總線， 將雙向的信號分別直接引到外部。在外部設(shè)計雙向三態(tài)總線。設(shè)計中采用圖形方式輸入，利用參數(shù)化模塊庫(LPM)實現(xiàn)。這種方法尤為清晰簡便。如圖所示：
圖 2 三態(tài)總線的實現(xiàn)
在這里用 TE 信號來作為三態(tài)總線的方向控制信號。不考慮控功能，當(dāng)本設(shè)備處于并行點 名狀態(tài)，或者作為非命令數(shù)據(jù)的源接受方時，TE 信號為真，即 TE=PPAS+~SIDS。
2.6 GPIB 總線中的三線掛鉤技術(shù)的實現(xiàn) 三線掛鉤技術(shù)是本設(shè)計的關(guān)鍵，因為在總線傳輸中，所有的命令和數(shù)據(jù)的傳送都要通過三線掛鉤來實現(xiàn)。
GPIB 總線中的三線掛鉤技術(shù)（DAV、NRFD、NDAC）可以自動適應(yīng)測試系統(tǒng)中各種不 同器件的傳輸速率。源方作為講者或者控者的器件，發(fā) DAV 消息。受方作為聽者的器件，發(fā)NRFD、NDAC 消息。三條握手線，DAV 線、NRFD 線和 NDAC 線，用于控制設(shè)備之間消息 字節(jié)的傳送。發(fā)送消息方（源方）和接收消息方（受方）利用這 3 條握手線進行三線掛鉤，以保證數(shù)據(jù)線上的消息（命令或數(shù)據(jù)）能準(zhǔn)確無誤地傳送。
圖 4 本設(shè)計三線掛鉤仿真圖
通過對系統(tǒng)的仿真，對比 NI 公司的 GPIB 控制器 NAT9914 數(shù)據(jù)手冊上的三線掛鉤的時序圖可以看出，本設(shè)計成功地實現(xiàn)了三線掛鉤的要求。
2.7 系統(tǒng)調(diào)試
調(diào)試是軟硬件設(shè)計過程中必不可少的一環(huán)。最終程序通過 ByteBlaster 專用下載電纜下載EPM3256ATC144-10 芯片中，將下載好程序地 CPLD 取代原來系統(tǒng)中的 NAT9914 進行在線 調(diào)試。通過反復(fù)的試驗，成功地實現(xiàn)了 CPLD 替代 GPIB 控制器的大部分功能。
3. 結(jié) 論
本文的創(chuàng)新點：采用低成本的 CPLD 器件替代了價格昂貴，且難以購買的 GPIB 控制芯片， 成功的實現(xiàn)了具有自主知識產(chǎn)權(quán)的 IP CORE，并且所有核心模塊完全采用 VHDL 語言實現(xiàn)， 能夠在不同的開發(fā)環(huán)境上移植，可以根據(jù)不同的應(yīng)用環(huán)境，對其進行進行剪裁和優(yōu)化，不僅大大節(jié)省了成本，而且具有很大的靈活性。