摘  要:  LED顯示屏作為高科技產(chǎn)品廣泛應(yīng)用于諸多領(lǐng)域，但在應(yīng)用中也逐漸暴露出不足，如每臺(tái)LED文字顯示屏需要一臺(tái)計(jì)算機(jī)控制等。提出了一種不攜帶計(jì)算機(jī)的低成本LED文字顯示屏的控制系統(tǒng)，并給出完整可行的系統(tǒng)硬件設(shè)計(jì)方案。
關(guān)鍵詞： LED顯示屏; 控制電路; 硬件設(shè)計(jì)

1 系統(tǒng)簡(jiǎn)述
    LED圖文顯示屏系統(tǒng)主要包括主控電路和LED屏體驅(qū)動(dòng)電路兩部分。主控電路負(fù)責(zé)接收、更新、存儲(chǔ)以及處理待顯示的信息，刷新顯示RAM內(nèi)容，向LED屏體驅(qū)動(dòng)電路傳送數(shù)據(jù)；LED屏體驅(qū)動(dòng)電路負(fù)責(zé)點(diǎn)陣的逐行動(dòng)態(tài)掃描，以及掃描控制信號(hào)、列數(shù)據(jù)信號(hào)的功率驅(qū)動(dòng)。
1.1  LED顯示屏系統(tǒng)組成
    在硬件控制電路中，采用了DSP+CPLD/FPGA的設(shè)計(jì)結(jié)構(gòu)，使主控系統(tǒng)具有較高的集成度，去掉了計(jì)算機(jī)部分。本設(shè)計(jì)的LED控制系統(tǒng)以TMS320LF2407為核心控制芯片，以可編程邏輯器件EP1K30為輔助控制芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能，系統(tǒng)框圖如圖1所示。

1.2 LED顯示屏驅(qū)動(dòng)電路設(shè)計(jì)
　在LED顯示屏中利用視覺(jué)惰性改善驅(qū)動(dòng)電路的設(shè)計(jì)，形成動(dòng)態(tài)掃描驅(qū)動(dòng)方式。由于顯示數(shù)據(jù)通常以字節(jié)的形式順序存放在控制系統(tǒng)的存儲(chǔ)器中，因此，在行掃描列控制顯示時(shí)，把顯示數(shù)據(jù)從存儲(chǔ)器中取出傳送到每一行對(duì)應(yīng)的列驅(qū)動(dòng)器上。由于本系統(tǒng)中LED顯示屏列數(shù)較多，因此從控制電路到列驅(qū)動(dòng)器的數(shù)據(jù)傳輸采用串行傳輸方式[1]。
　對(duì)于串行傳輸來(lái)說(shuō)，數(shù)據(jù)要經(jīng)過(guò)并行到串行和串行到并行兩次變換，因此列數(shù)據(jù)的準(zhǔn)備時(shí)間可能相當(dāng)長(zhǎng)；在行掃描周期確定的情況下，留給行顯示的時(shí)間就少一些，影響到LED的亮度，為此采用重疊處理的方法：即在顯示本行各列數(shù)據(jù)的同時(shí)，準(zhǔn)備下一行的列數(shù)據(jù)，這就需要列數(shù)據(jù)的顯示具有鎖存功能，本系統(tǒng)采用74HC595來(lái)實(shí)現(xiàn)。
1.3 基于DSP系統(tǒng)的LED顯示屏控制電路硬件設(shè)計(jì)
　本系統(tǒng)采用DSP+RAM+FPGA結(jié)構(gòu)來(lái)設(shè)計(jì)脫機(jī)LED顯示控制系統(tǒng),系統(tǒng)總體方案如圖2所示， 選用TMS320
LF2407A[2]芯片作為L(zhǎng)ED顯示屏控制系統(tǒng)的微處理器。

　其中的通信模塊和信息存儲(chǔ)器主要完成顯示信息的存儲(chǔ)和更新；漢字庫(kù)用于存儲(chǔ)各種字體的國(guó)標(biāo)漢字，采用查表的方式調(diào)用需要顯示的漢字點(diǎn)陣數(shù)據(jù)，數(shù)據(jù)/程序存儲(chǔ)器用于數(shù)據(jù)緩存以及系統(tǒng)調(diào)試時(shí)的程序存儲(chǔ)；可編程邏輯器件產(chǎn)生顯示控制邏輯、訪問(wèn)顯示緩沖區(qū)的讀寫(xiě)控制邏輯以及各個(gè)模塊之間進(jìn)行切換的控制邏輯，將顯示數(shù)據(jù)從顯示存儲(chǔ)器內(nèi)讀出并寫(xiě)入相應(yīng)的顯示驅(qū)動(dòng)器進(jìn)行動(dòng)態(tài)顯示。
1.3.1 串行通信模塊設(shè)計(jì)
　TMS320LF2407A自帶的SCI模塊[3]，支持CPU與其他使用標(biāo)準(zhǔn)格式的異步外設(shè)之間的數(shù)字通信。在主控系統(tǒng)，設(shè)計(jì)了RS232異步串行通信方式和基于GSM模塊的短消息無(wú)線(xiàn)傳輸方式。
1.3.2 外部存儲(chǔ)器的擴(kuò)展和信息存儲(chǔ)模塊的設(shè)計(jì)
　    在DSP中有32 KB的Flash程序存儲(chǔ)器，544 B雙口RAM和2 KB的單口RAM。為避免從信息顯示存儲(chǔ)器提取數(shù)據(jù)送屏幕顯示時(shí)存在大量的高速數(shù)據(jù)搬移，出現(xiàn)上一次數(shù)據(jù)還沒(méi)有處理完，下一次搬移就發(fā)生，從而造成數(shù)據(jù)丟失，因此在高速數(shù)據(jù)搬移時(shí)需要采取緩沖技術(shù)。本設(shè)計(jì)選用CYPRESS公司的型號(hào)為CY7C1021的靜態(tài)RAM作為緩存器。而系統(tǒng)的存儲(chǔ)模塊采用AM29F016D，由于AT89C55外擴(kuò)的數(shù)據(jù)存儲(chǔ)器可尋址地址范圍是0x0000-0xFFFF，而LED顯示系統(tǒng)需要的存儲(chǔ)空間遠(yuǎn)大于64 KB，因此采用分頁(yè)尋址。
2 基于FPGA的系統(tǒng)時(shí)序電路設(shè)計(jì)
    基于系統(tǒng)整體考慮，該控制系統(tǒng)時(shí)序的原理框圖如圖3所示，根據(jù)讀寫(xiě)轉(zhuǎn)換開(kāi)關(guān)中的地址選擇器、讀寫(xiě)信號(hào)產(chǎn)生器、讀寫(xiě)選擇器來(lái)決定寫(xiě)數(shù)據(jù)、寫(xiě)地址以及讀數(shù)據(jù)與讀地址的連接，同時(shí)產(chǎn)生相應(yīng)的掃描控制信號(hào)。

2.1 顯示存儲(chǔ)器模塊的邏輯設(shè)計(jì)
　系統(tǒng)采用兩組SRAM，兩組SRAM交替讀寫(xiě)，在選擇顯示存儲(chǔ)器的大小時(shí),考慮到控制系統(tǒng)最大的驅(qū)動(dòng)LED顯示屏為256行x1 024列[3]，紅綠雙色，則一幀數(shù)據(jù)量最大為64 KB，為方便系統(tǒng)的升級(jí),選用128 KB的靜態(tài)存儲(chǔ)器。為保證顯示的數(shù)據(jù)與LED屏驅(qū)動(dòng)電路傳輸?shù)臄?shù)據(jù)同步，在系統(tǒng)中采用快速頁(yè)碼切換方式，通過(guò)控制兩組SRAM組的讀寫(xiě)來(lái)完成顯示信息向LED顯示屏驅(qū)動(dòng)電路顯示信號(hào)的轉(zhuǎn)換。具體對(duì)哪個(gè)顯示存儲(chǔ)器操作可以通過(guò)讀寫(xiě)選擇器、地址選擇器一起控制,其流向控制器如圖4所示。

     在讀寫(xiě)控制器作用下，再配以正確的地址才能準(zhǔn)確地從顯示存儲(chǔ)器讀寫(xiě)數(shù)據(jù)。這由地址選擇器完成，地址選擇器的設(shè)計(jì)如圖5所示，2×16 MUX模塊為16 bit選擇器，輸入端為16 bit的讀寫(xiě)地址Q(chēng)[15..0]，A[15..0]，SEL為選擇控制信號(hào)，由DSP的通用I/O口PB4控制，結(jié)合讀寫(xiě)控制模塊的分析：設(shè)快速切換的兩組SRAM位為X、Y。當(dāng)PB4為高電平時(shí)，寫(xiě)存儲(chǔ)器X，讀存儲(chǔ)器Y，通過(guò)讀寫(xiě)控制器，把存儲(chǔ)器Y讀出數(shù)據(jù)發(fā)送給讀地址發(fā)生器，把要寫(xiě)入的數(shù)據(jù)發(fā)送給存儲(chǔ)器X，地址選擇器匹配以正確的讀寫(xiě)地址。為了確保一幀數(shù)據(jù)傳送完以后，才傳輸另一幀數(shù)據(jù)，通過(guò)DSP的PB7把控制信號(hào)讀出，只有當(dāng)PB7和PB4一致時(shí)，才開(kāi)始另一幀數(shù)據(jù)的傳送。

2.2 LED顯示屏分區(qū)
　根據(jù)屏體的驅(qū)動(dòng)電路以及分區(qū)方式，本系統(tǒng)將整屏256行×1 024列像素點(diǎn)陣分為16個(gè)分區(qū)[4]，為了降低控制系統(tǒng)到屏體的信號(hào)傳輸頻率，采用16個(gè)分區(qū)同時(shí)傳輸?shù)姆椒?。兩?4HC595連成16 bit的串/并轉(zhuǎn)換電路，但因?yàn)橐蟾鞣謪^(qū)的數(shù)據(jù)分別存儲(chǔ)于不同的存儲(chǔ)器，從而大大增加了所需靜態(tài)存儲(chǔ)器的數(shù)量。為了解決傳輸信號(hào)頻率與存儲(chǔ)器數(shù)量之間的矛盾，采用下面的方法來(lái)完成LED大屏幕顯示數(shù)據(jù)的讀出：把16個(gè)分區(qū)的紅、綠數(shù)據(jù)存于同一個(gè)存儲(chǔ)器，按照這種各分區(qū)分行掃描的方式，完成整個(gè)LED大屏幕的掃描顯示。其控制電路如圖6所示。

2.3 顯示存儲(chǔ)器掃描時(shí)序控制電路
    顯示存儲(chǔ)器掃描時(shí)序控制電路部分功能主要包括以下幾方面：(1)協(xié)調(diào)兩套幀存儲(chǔ)器的讀寫(xiě)控制：即一組用于接收前一級(jí)傳過(guò)來(lái)的一幀完整的數(shù)據(jù)，另一組用于為后一級(jí)讀提供數(shù)據(jù)。這樣兩組顯示存儲(chǔ)器輪流交替被讀寫(xiě)，以保證系統(tǒng)連續(xù)工作。(2)數(shù)據(jù)I/O口、地址總線(xiàn)接口和讀寫(xiě)使能信號(hào)等，都要受場(chǎng)同步以及像素時(shí)鐘的協(xié)調(diào)控制。(3)產(chǎn)生讀存儲(chǔ)器的地址和寫(xiě)存儲(chǔ)器地址、控制數(shù)據(jù)口數(shù)據(jù)的雙向流動(dòng)以及產(chǎn)生讀寫(xiě)控制信號(hào)。
3 仿真結(jié)果設(shè)計(jì)
    其主要掃描控制信號(hào)仿真局部示意圖如圖7所示。

    本系統(tǒng)的硬件控制電路采用了目前較為流行的DSP+CPLD/FPGA設(shè)計(jì)結(jié)構(gòu)，使主控系統(tǒng)具有較高的集成度，脫離了計(jì)算機(jī)，從而提高了系統(tǒng)的可靠性、保密性和易維護(hù)性，更有利于系統(tǒng)的升級(jí)換代。
參考文獻(xiàn)
[1] 張華,樊慶文,石華剛，等.一種經(jīng)濟(jì)型大屏幕LED顯示系統(tǒng)[J].自動(dòng)化信息,2002,1:25-26.
[2] 劉和平,王維俊,江渝，等. TMS320LF240x DSP C語(yǔ)言開(kāi)發(fā)應(yīng)用[M]. 北京航空航天大學(xué)出版社,2003.
[3] 諸昌鈴.LED顯示屏系統(tǒng)原理及工程技術(shù)[M].成都:成都電子科技大學(xué)出版社,2000.
[4] KURDTHONGMEE W. Design and implementation of an  FPGA-based multiple-color LED display, Elesevier.B.V, 2004.