產(chǎn)品公告

無線網(wǎng)絡流量正日漸以數(shù)據(jù)為主。目前高速 3G 的全面鋪開，以及速度更快的 4G 業(yè)務即將上線，無線數(shù)據(jù)速率隨之水漲船高，因此，能否高效處理流經(jīng)基站的大量數(shù)據(jù)已變得至關(guān)重要。只要采用合適的硅芯片技術(shù)和設(shè)計，基站就能夠從容應對 4G 巨大的網(wǎng)絡流量需求。營運商正轉(zhuǎn)向異構(gòu)網(wǎng)絡，同時采用宏蜂窩及小型蜂窩解決方案來提供更出色的用戶體驗。多輸入多輸出(MIMO) 天線陣列和高級接收器是新無線標準的關(guān)鍵元件，可提高網(wǎng)絡帶寬。將理想的處理元件用于小型蜂窩基站，可幫助開發(fā)人員按客戶要求的速度提供所需的數(shù)據(jù)帶寬。

   TMS320TCI6612 與 TMS320TCI6614 均是最新無線基站片上系統(tǒng)(SoC)，可實現(xiàn)能夠同時支持 3G 和 4G 雙運行模式的業(yè)界最高性能小型蜂窩基站解決方案。TCI6612 和 TCI6614 是當前滿足無線網(wǎng)絡營運商對 4G 小型蜂窩基站以數(shù)據(jù)為中心性能的理想選擇。多個 TMS320C66x DSP 核（其中 TCI6612 為兩個，TCI6614 為四個）可提供可編程性能，而新型硬件加速器則可集中精力處理比特速率，幫助基站制造商實現(xiàn)較常規(guī)解碼技術(shù)高出 40% 的頻譜效率。此外，每個 SoC 中的完整 ARM RISC 內(nèi)核還可進行控制處理，幫助開發(fā)人員為小型蜂窩基站設(shè)計低功耗的高性能解決方案。

    TCI6612 與 TCI6614 SoC 建立在德州儀器 (TI) 可擴展 KeyStone 多核架構(gòu)基礎(chǔ)之上，可提供一系列處理元件，其中包括無線電加速器、網(wǎng)絡與安全協(xié)處理器、支持定點與浮點功能的數(shù)字信號處理器(DSP) 核以及 ARM RISC 處理器等，從而可為實現(xiàn)全面高性能的小型蜂窩基站提供理想的處理元件?；陉犃袛?shù)據(jù)包結(jié)構(gòu)的 Multicore Navigator 與 TI Open Navigator 編程接口相結(jié)合，可幫助設(shè)計人員便捷地添加差異化增值特性。此外，TI 還在其 SoC 中集成了數(shù)字無線電，不僅可顯著降低成本，而且還可簡化小型蜂窩基站的集成與設(shè)計。

    TCI6612 與 TCI6614 憑借每個 DSP 核的定點及浮點處理性能，可幫助基站設(shè)計人員充分發(fā)揮高速算法原型設(shè)計以及快速軟件重新設(shè)計的優(yōu)勢，從而可降低成本、縮短開發(fā)時間。由于 C66x核具有如此強大的功能，因此只需極少量的內(nèi)核就可實現(xiàn)比前幾代 DSP 高出4 倍的處理功能。隨著內(nèi)核數(shù)量的減少以及性能的提高，設(shè)計人員將享受簡化的編程體驗。

    ARM RISC 核的集成可顯著降低系統(tǒng)成本。與此同時，ARM Cortex-A8核能夠幫助開發(fā)人員設(shè)計出低功耗高性能解決方案，不僅可在以數(shù)據(jù)為中心的應用上支持更多用戶，而且還可為基站開發(fā)人員帶來前所未有的高電源效率與高集成度。Cortex-A8 與整合數(shù)據(jù)包及安全處理器相結(jié)合，無需外部網(wǎng)絡處理器。

主要特性

       同步雙模式無線基站片上系統(tǒng)(SoC) 可為小型蜂窩基站實現(xiàn)無以倫比的高性能；

      目前市場最高性能的多核小型蜂窩基站片上系統(tǒng)(SoC)，可為同步多標準無線基站實現(xiàn)無可匹敵的高吞吐量以及最低的時延；

      位協(xié)處理器可提升 SoC 系統(tǒng)性能并支持高級接收器算法，與常規(guī)解碼技術(shù)相比，可提高 40% 的頻譜效率；

       TI 最新 C66x DSP 核將定點與浮點性能高度整合在同一芯片上，首次以定點速度支持浮點性能；

        支持完整 ARM® Cortex-A8 處理器的 KeyStone SoC 可進行控制層處理；

        協(xié)處理器的唯一解決方案支持各種標準，包括WCDMA 芯片速率，無需 FPGA/ASIC；

         網(wǎng)絡協(xié)處理器與 Multicore Navigator 相結(jié)合，可為所有無線基站標準實現(xiàn)層2及傳輸加速；

       基于 TI 最新 KeyStone 架構(gòu)，不但支持從宏蜂窩到小型蜂窩的擴展與移植，而且還可降低產(chǎn)品開發(fā)的成本；

        Multicore  Navigator 可為多核 SoC 帶來單核簡易性；

       最佳功耗／性能比結(jié)合獨特的節(jié)電休眠模式，可為基站實現(xiàn)最低功耗；

       充分利用高性能 40 納米工藝技術(shù)。

    TCI6614 方框圖

    該TCI6612/14 與之前推出的TCI6616 和TCI6618 無線基站SoC 軟件兼容，設(shè)計人員可輕松設(shè)計出支持所有2G、3G 以及4G 標準的多模式基站。這種高靈活性不僅可幫助OEM 廠商簡化升級到4G 的工作，同時還可幫助基站OEM 廠商以比同類競爭解決方案更低的成本在更短的時間內(nèi)開發(fā)出更豐富的解決方案。TCI6612 與TCI6614 引腳兼容，可幫助制造商在單個硬件設(shè)計的基礎(chǔ)上，提供多種量身定制的解決方案。

專為小型蜂窩基站精心設(shè)計的TCI6612/TCI6614 高性能解決方案

    TCI6612 和TCI6614 SoC 專為小型蜂窩無線基礎(chǔ)設(shè)施基帶應用而精心設(shè)計，堪稱小型蜂窩基站的理想解決方案。此外，這兩款SoC 還可實現(xiàn)支持GSM、CDMA、WCDMA、TD-SCDMA、WiMAX、FDD-LTE 以及TDD-LTE 等應用的基帶解決方案。TCI6612 和TCI6614 代碼向后兼容，不但支持軟件重復使用，還可維護增值設(shè)計與 IP，從而可簡化從C6000^TM DSP 的升級。此外，TI TCI6612 與TCI6614 還充分利用KeyStone 架構(gòu)進行擴展，能夠滿足從單區(qū)段小型蜂窩到多區(qū)段宏蜂窩等所有基站的需要。憑借可驅(qū)動各種基站產(chǎn)品的單軟件庫，開發(fā)人員將實現(xiàn)最高的研發(fā)效率以及最低的產(chǎn)品成本。

    TCI6612 和TCI6614 采用40 納米工藝技術(shù)，可實現(xiàn)達4.8GHz 的原始 DSP 處理能力以及每秒高達153.6 個16 位GMAC 的性能，因此這兩款器件均是高性能DSP 編程難題的低成本解決方案。TCI6612 和TCI6614 均具有強大的浮點處理能力，可提供每秒高達768 億次的浮點運算(GFLOP) 性能，是業(yè)界功能最強大的浮點和定點SoC。TCI6612 和TCI6614 在同一內(nèi)核上整合了定點與浮點兩種處理功能，可實現(xiàn)比獨立定點實施方案快5 倍的速度。此外，復雜算法的開發(fā)及調(diào)試時間可從數(shù)月銳減到數(shù)天。TCI6612 集成2 個C66x DSP 核，而TCI6614 則具有4 個C66x DSP 核，適用于較大的小型蜂窩基站設(shè)計。

     TCI6612 和TCI6614 集成了按2 層存儲器系統(tǒng)排列的大型片上存儲器，其可最大限度地減少時延，提升系統(tǒng)性能。兩款器件中每個內(nèi)核的  層1 (L1) 程序與器件上的數(shù)據(jù)存儲器容量均為32KB。層 2(L2) 存儲器可在程序與總?cè)萘繛?,096KB（每個內(nèi)核為1,024KB）的數(shù)據(jù)空間之間共享。它們包含2,048KB 的多核共享存儲器(MSM)，可用作共享的L2 SRAM 或共享的L3 SRAM。專用多核共享存儲器控制器(MSMC) 不但可防止內(nèi)核間出現(xiàn)存儲器爭用，而且還可在核內(nèi)與其它IP 模塊之間判斷對共享存儲器的訪問。

     TCI6612 與 TCI6614 具有高性能外設(shè)集，可為開發(fā)各種不同覆蓋范圍與容量的高健碩基站提供所需的一切。包括：

        I²C、SPI 以及 UART；

       可為支持 GEN1 與 GEN2 提供2 個通道的 PCI Express 端口；

       12 個 64 位通用定時器（也可配置為 16 個 32 位定時器）；

       具有可編程中斷／事件生成模式的 32 位通用輸入／輸出(GPIO) 端口；

        針對硬件加速分派的Multicore Navigator；

        符合 RapidIO 2.1 規(guī)范的4 通道串行 RapidIO® (SRIO)，支持每通道達 5Gbps 的工作速率；

         64 位 DDR3 SDRAM 接口；

        16 位外部存儲器接口(EMIF)，可連接閃存（NAND 和 NOR）及異步 SRAM；

       基于 SERDES 的第二代天線接口(AIF2)，具有6 個高速串行鏈路，每個鏈路支持高達 6.144Gbps 的工作速率，符合 OBSAI RP3 與 CPRI 標準。

     為實現(xiàn)器件與網(wǎng)絡之間的高效率通信，TCI6612 和 TCI6614 包含了由以下組件構(gòu)成的網(wǎng)絡協(xié)處理器：

        2 個 10/100/1000 以太網(wǎng)媒體接入控制器(EMAC)，可在 DSP 核處理器與核心網(wǎng)絡之間提供一個高效率接口；

        管理數(shù)據(jù)輸入／輸出(MDIO) 模塊（也是 EMAC 的組成部分），用于不斷輪詢所有 32 個 MDIO 地址，以列舉系統(tǒng)中所有的 PHY 設(shè)備；

      用于實現(xiàn) L2 至 L4 功能分類的數(shù)據(jù)包協(xié)處理器，處理速率高達 1.5Gbps；

       安全加速器模塊，能夠通過 IPSec、SRTP 以及 3GPP 無線接口安全協(xié)議對 1Gbps 以太網(wǎng)流量進行連線速度處理；

      允許多個設(shè)備通過 SGMII 連接的嵌入式以太網(wǎng)交換機，無需板級以太網(wǎng)交換機。

    TCI6612 和 TCI6614 高性能嵌入式處理器可執(zhí)行無線基站應用常見的密集型信號處理功能，可提升整體系統(tǒng)性能，而且頻譜效率也較常規(guī)解碼技術(shù)高出 40%。

位速率協(xié)處理器提升頻譜效率

     位速率協(xié)處理器(BCP) 是一個多標準加速引擎，一旦啟用BCP，便可接管無線信號鏈中所有的位速率處理工作，無需 DSP 核參與。BCP 內(nèi)含調(diào)制器、解調(diào)器、交錯器／解交錯器、渦輪及卷積編碼、速率匹配器／速率解匹配器、分組碼解碼相關(guān)器以及 CRC 引擎。BCP 不但可為 MIMO 均衡消除干擾，而且還支持高性能 PUCCH 格式 2 解碼。它可接管大約 15GHz 的 CPU MIPS。這些技術(shù)與 TI 新一代 DSP C66x 內(nèi)核強大的 MIMO 處理功能相結(jié)合，可為運營商與用戶等提供可兌現(xiàn) 4G 承諾的 SoC。

更快的協(xié)處理器可優(yōu)化基站設(shè)計

     自 2001 年以來，TI 已經(jīng)提供了多種由可配置硬件加速器組成的無線電協(xié)處理功能，用于接管處理需求，提升整體系統(tǒng)性能。此外，TI 協(xié)處理器還可降低基站電源需求與消耗，以及電路板復雜性，從而可簡化新產(chǎn)品的設(shè)計、構(gòu)建和部署。

    TCI6612 與TCI6614 的協(xié)處理器

     隨著無線標準的演進和相關(guān)實施的標準化，TI 無線 SoC 的每一次演進都讓協(xié)處理功能更加豐富，這可幫助我們的客戶在實現(xiàn)更高性能基站解決方案的同時降低功耗與成本。TI 將 DSP 與 ARM 核同協(xié)處理器一起集成的 SoC 策略是實現(xiàn)無線基站 SoC 設(shè)計的最高效最經(jīng)濟的方法，其將繼續(xù)保持市場領(lǐng)先解決方案的地位。TI 各種協(xié)處理器無需外部 FPGA 與 ASIC，便可實現(xiàn) 3G 與 4G 基站的高性能。

     TCI6612 與 TCI6614 具有多個專用高性能嵌入式協(xié)處理器，可執(zhí)行無線基站應用常見的密集型信號處理功能。這些協(xié)處理器具體包括：4 個增強型維特比解碼器協(xié)處理器（VCP2_A、VCP2_B、VCP2_C 以及 VCP2_D）、3 個第三代渦輪解碼器協(xié)處理器（TCP3d_A、TCP3d_B 以及 TCP3d_C）、渦輪編碼器協(xié)處理器(TCP3e)、3 個高速傅里葉變換協(xié)處理器（FFTC_A、FFTC_B 和 FFTC_C）以及1 個位速率協(xié)處理器。將其結(jié)合在一起，可顯著加速通道編碼／解碼運算。SoC 中另外還包含有4 個緊密耦合的耙式／搜索加速器(RSA)，可用來實現(xiàn)協(xié)助芯片速率處理的碼分多訪問(CDMA)。

提供完整的多核優(yōu)勢

     TCI6612 和 TCI6614 SoC 建立在 TI KeyStone 多核架構(gòu)基礎(chǔ)上。KeyStone 是第一款可實現(xiàn)完整多核優(yōu)勢的架構(gòu)，可對所有處理內(nèi)核、外設(shè)、協(xié)處理器以及 I/O 實現(xiàn)順暢訪問。并可實現(xiàn)完整多核優(yōu)勢的創(chuàng)新技術(shù)，其包括 Multicore Navigator、TeraNet、多內(nèi)核共享存儲器控制器(MSMC) 以及 HyperLink 等。

    BCP 架構(gòu)

Multicore Navigator — TI Multicore Navigator 是一款基于數(shù)據(jù)包的創(chuàng)新型管理器，可對SoC 上各個子系統(tǒng)間的連接進行控制與抽象。Multicore Navigator 提供支持通信、數(shù)據(jù)傳輸以及任務管理的統(tǒng)一接口，可實現(xiàn)支持更少中斷與更簡單軟件的更高系統(tǒng)性能，堪稱“放棄即忘”的典范。Multicore Navigator 的優(yōu)勢包括：

      動態(tài)資源／負載共享；

       可取消與子系統(tǒng)間通信有關(guān)的CPU 開銷／延遲；

      基于硬件的任務優(yōu)先排序；

      動態(tài)負載平衡；

      對所有IP 模塊（軟件、I/O 以及加速器）采用統(tǒng)一的通信方法。

     TeraNet —是一種分層交換結(jié)構(gòu)，結(jié)合在一起可在SoC 內(nèi)部為數(shù)據(jù)傳輸提供大于2 兆兆位的帶寬。這樣事實上可以保證內(nèi)核或協(xié)處理器不會缺乏數(shù)據(jù)，可實現(xiàn)應有的處理性能。由于該交換結(jié)構(gòu)是分層的，并非扁平結(jié)構(gòu)，因此閑置狀態(tài)下的整體功耗非常低，可以支持最小化系統(tǒng)時延。而且低時延正是新一代基站的重要要求。

    多核共享存儲器控制器(MSMC) — TI TCI6612 和TCI6614 采用獨特的存儲器架構(gòu)，可提高性能。TI 多核共享存儲器控制器(MSMC) 可讓內(nèi)核直接訪問共享存儲器，無需占用任何TeraNet 帶寬。MSMC 可在內(nèi)核與其它IP 模塊之間判斷對共享存儲器的訪問，可消除存儲器爭用。代碼共享存儲器訪問可為代碼及數(shù)據(jù)提供高效率的預讀取機制，其時延非常接近本地L2 訪問的時延水平。

    TI TCI6612/TCI6614 的DDR3 外部存儲接口(EMIF) 是一個支持8GB 可尋址存儲空間的1,600 MHz 64 位總線。該DDR3 EMIF 直接與MSMC 連接，不但可降低與外部存儲器存取有關(guān)的時延，而且還可為運算大量數(shù)據(jù)的更大型應用提供更快的速度與支持，從而可滿足高級3G 和4G 基站的應用需求。

    HyperLink — HyperLink 具有4 個通道，每通道速率達12.5Gbaud，是一種專用的高速互聯(lián)技術(shù)，其可通過低級協(xié)議與其它KeyStone 設(shè)備實現(xiàn)高速通信與連接，能夠為OEM 廠商提供支持可擴展解決方案的無縫路徑。TCI6612 和TCI6614 的HyperLink 與Multicore Navigator 配合，可透明地向多個設(shè)備派發(fā)任務，讓其執(zhí)行猶如在本地資源上運行一樣。

TCI6612/TCI6614 可作為2層2和傳輸處理引擎

      TCI6612 和TCI6614 將無可匹敵的PHY 處理功能與專用協(xié)處理器進行完美整合，支持 層2及傳輸層處理。這使設(shè)計人員無需單獨網(wǎng)絡處理器，便可創(chuàng)建基站，從而可在保證性能的同時降低電路板復雜性。

      該網(wǎng)絡協(xié)處理器能夠在傳輸網(wǎng)絡層以及更深的無線電網(wǎng)絡的2 層實現(xiàn)快速通道處理。在SoC 的網(wǎng)絡協(xié)處理器中，數(shù)據(jù)包加速器與安全加速器可執(zhí)行全面加速的自動包對包處理。它們可充分利用 Multicore Navigator，使用零復制方法優(yōu)化各層的數(shù)據(jù)處理。該網(wǎng)絡協(xié)處理器可全面支持分類與排序、多核可訪問存儲、存儲器管理、分段與裝配以及在多個內(nèi)核與器件中進行交付等多項功能。

    由于采用了快速通道與零復制處理技術(shù)，因此  層2數(shù)據(jù)層及傳輸層的開銷可降低10 至15 倍。

最低功耗，卓越性能

    TI 在為市場提供最低功耗的無線基站SoC 方面擁有豐富的經(jīng)驗。它在每一個無線基站半導體器件中整合了其工藝技術(shù)、SmartReflex^TM 技術(shù)，并前瞻性地使用了電源管理技術(shù)（例如自適應電壓調(diào)節(jié)），可將工作電源降至最低，從而可實現(xiàn)其極限低功耗。TI TCI6612 和TCI6614 的最新技術(shù)為小型蜂窩基站帶來了業(yè)界最低水平的SoC 功耗，每 Mbps 數(shù)據(jù)傳輸僅為26 mW。

完善的工具，全面的支持

    TI 可提供一整套與TCI6612 和TCI6614 配套的、基于Eclipse 的業(yè)界最佳開發(fā)及調(diào)試工具，其中包括新型C 語言編譯器、簡化編程與調(diào)度的匯編優(yōu)化器、用于查看源代碼執(zhí)行情況的 Windows 調(diào)試器界面等。TI 編譯器可生成高效率代碼，能夠一次性執(zhí)行通過，很少需要優(yōu)化。TI 調(diào)試工具可幫助開發(fā)人員實現(xiàn)問題的可視化，并快速解決這些問題，因此開發(fā)人員可在節(jié)約開發(fā)資源的同時更快地將產(chǎn)品投入應用。此外，TI 還將提供評估板(EVM) 幫助客戶快速進行原型設(shè)計。所有這些工具還集成ARM RSIC 處理器，可幫助設(shè)計人員迅速高效地為SoC 的所有子系統(tǒng)開發(fā)代碼。

更多詳情

如需了解有關(guān)TCI6612 和TCI6614 SoC 的更多詳情，敬請訪問 www.ti.com.cn/c66multicore，了解TCI6612 和TCI6614 如何為您的新一代小型蜂窩基站設(shè)計提高性能。

A122010

平臺橫幅是德州儀器的商標。

所有其它商標均是其各自所有者的財產(chǎn)。