無線網(wǎng)絡(luò)流量正日漸以數(shù)據(jù)為主。目前高速3G的全面鋪開，以及速度更快的4G業(yè)務(wù)即將上線，無線數(shù)據(jù)速率隨之水漲船高，因此，能否高效處理流經(jīng)基站的大量數(shù)據(jù)已變得至關(guān)重要。只要采用合適的硅芯片技術(shù)和設(shè)計(jì)，基站就能夠從容應(yīng)對(duì)4G巨大的網(wǎng)絡(luò)流量需求。營運(yùn)商正轉(zhuǎn)向異構(gòu)網(wǎng)絡(luò)，同時(shí)采用宏蜂窩及小型蜂窩解決方案來提供更出色的用戶體驗(yàn)。多輸入多輸出(MIMO)天線陣列和高級(jí)接收器是新無線標(biāo)準(zhǔn)的關(guān)鍵元件，可提高網(wǎng)絡(luò)帶寬。將理想的處理元件用于小型蜂窩基站，可幫助開發(fā)人員按客戶要求的速度提供所需的數(shù)據(jù)帶寬。

　　TMS320TCI6612與TMS320TCI6614均是最新無線基站片上系統(tǒng)(SoC)，可實(shí)現(xiàn)能夠同時(shí)支持3G和4G雙運(yùn)行模式的業(yè)界最高性能小型蜂窩基站解決方案。TCI6612和TCI6614是當(dāng)前滿足無線網(wǎng)絡(luò)營運(yùn)商對(duì)4G小型蜂窩基站以數(shù)據(jù)為中心性能的理想選擇。多個(gè)TMS320C66xDSP核（其中TCI6612為兩個(gè)，TCI6614為四個(gè)）可提供可編程性能，而新型硬件加速器則可集中精力處理比特速率，幫助基站制造商實(shí)現(xiàn)較常規(guī)解碼技術(shù)高出40%的頻譜效率。此外，每個(gè)SoC中的完整ARMRISC內(nèi)核還可進(jìn)行控制處理，幫助開發(fā)人員為小型蜂窩基站設(shè)計(jì)低功耗的高性能解決方案。

　　TCI6612與TCI6614SoC建立在德州儀器(TI)可擴(kuò)展KeyStone多核架構(gòu)基礎(chǔ)之上，可提供一系列處理元件，其中包括無線電加速器、網(wǎng)絡(luò)與安全協(xié)處理器、支持定點(diǎn)與浮點(diǎn)功能的數(shù)字信號(hào)處理器(DSP)核以及ARMRISC處理器等，從而可為實(shí)現(xiàn)全面高性能的小型蜂窩基站提供理想的處理元件。基于隊(duì)列數(shù)據(jù)包結(jié)構(gòu)的MulticoreNavigator與TIOpenNavigator編程接口相結(jié)合，可幫助設(shè)計(jì)人員便捷地添加差異化增值特性。此外，TI還在其SoC中集成了數(shù)字無線電，不僅可顯著降低成本，而且還可簡化小型蜂窩基站的集成與設(shè)計(jì)。

　　TCI6612與TCI6614憑借每個(gè)DSP核的定點(diǎn)及浮點(diǎn)處理性能，可幫助基站設(shè)計(jì)人員充分發(fā)揮高速算法原型設(shè)計(jì)以及快速軟件重新設(shè)計(jì)的優(yōu)勢，從而可降低成本、縮短開發(fā)時(shí)間。由于C66x核具有如此強(qiáng)大的功能，因此只需極少量的內(nèi)核就可實(shí)現(xiàn)比前幾代DSP高出4倍的處理功能。隨著內(nèi)核數(shù)量的減少以及性能的提高，設(shè)計(jì)人員將享受簡化的編程體驗(yàn)。

　　ARMRISC核的集成可顯著降低系統(tǒng)成本。與此同時(shí)，ARMCortex-A8核能夠幫助開發(fā)人員設(shè)計(jì)出低功耗高性能解決方案，不僅可在以數(shù)據(jù)為中心的應(yīng)用上支持更多用戶，而且還可為基站開發(fā)人員帶來前所未有的高電源效率與高集成度。Cortex-A8與整合數(shù)據(jù)包及安全處理器相結(jié)合，無需外部網(wǎng)絡(luò)處理器。

　　主要特性

1. 同步雙模式無線基站片上系統(tǒng)(SoC)可為小型蜂窩基站實(shí)現(xiàn)無以倫比的高性能；
   目前市場最高性能的多核小型蜂窩基站片上系統(tǒng)(SoC)，可為同步多標(biāo)準(zhǔn)無線基站實(shí)現(xiàn)無可匹敵的高吞吐量以及最低的時(shí)延；
   位協(xié)處理器可提升SoC系統(tǒng)性能并支持高級(jí)接收器算法，與常規(guī)解碼技術(shù)相比，可提高40%的頻譜效率；
   TI最新C66xDSP核將定點(diǎn)與浮點(diǎn)性能高度整合在同一芯片上，首次以定點(diǎn)速度支持浮點(diǎn)性能；
   支持完整ARM®Cortex-A8處理器的KeyStoneSoC可進(jìn)行控制層處理；
   協(xié)處理器的唯一解決方案支持各種標(biāo)準(zhǔn)，包括WCDMA芯片速率，無需FPGA/ASIC；
   網(wǎng)絡(luò)協(xié)處理器與MulticoreNavigator相結(jié)合，可為所有無線基站標(biāo)準(zhǔn)實(shí)現(xiàn)層2及傳輸加速；
   基于TI最新KeyStone架構(gòu)，不但支持從宏蜂窩到小型蜂窩的擴(kuò)展與移植，而且還可降低產(chǎn)品開發(fā)的成本；
   MulticoreNavigator可為多核SoC帶來單核簡易性；
   最佳功耗／性能比結(jié)合獨(dú)特的節(jié)電休眠模式，可為基站實(shí)現(xiàn)最低功耗；
   充分利用高性能40納米工藝技術(shù)。

TCI6614方框圖

　　該TCI6612/14與之前推出的TCI6616和TCI6618無線基站SoC軟件兼容，設(shè)計(jì)人員可輕松設(shè)計(jì)出支持所有2G、3G以及4G標(biāo)準(zhǔn)的多模式基站。這種高靈活性不僅可幫助OEM廠商簡化升級(jí)到4G的工作，同時(shí)還可幫助基站OEM廠商以比同類競爭解決方案更低的成本在更短的時(shí)間內(nèi)開發(fā)出更豐富的解決方案。TCI6612與TCI6614引腳兼容，可幫助制造商在單個(gè)硬件設(shè)計(jì)的基礎(chǔ)上，提供多種量身定制的解決方案。

 　　專為小型蜂窩基站精心設(shè)計(jì)的TCI6612/TCI6614高性能解決方案

　　TCI6612和TCI6614SoC專為小型蜂窩無線基礎(chǔ)設(shè)施基帶應(yīng)用而精心設(shè)計(jì)，堪稱小型蜂窩基站的理想解決方案。此外，這兩款SoC還可實(shí)現(xiàn)支持GSM、CDMA、WCDMA、TD-SCDMA、WiMAX、FDD-LTE以及TDD-LTE等應(yīng)用的基帶解決方案。TCI6612和TCI6614代碼向后兼容，不但支持軟件重復(fù)使用，還可維護(hù)增值設(shè)計(jì)與IP，從而可簡化從C6000TMDSP的升級(jí)。此外，TITCI6612與TCI6614還充分利用KeyStone架構(gòu)進(jìn)行擴(kuò)展，能夠滿足從單區(qū)段小型蜂窩到多區(qū)段宏蜂窩等所有基站的需要。憑借可驅(qū)動(dòng)各種基站產(chǎn)品的單軟件庫，開發(fā)人員將實(shí)現(xiàn)最高的研發(fā)效率以及最低的產(chǎn)品成本。

　　TCI6612和TCI6614采用40納米工藝技術(shù)，可實(shí)現(xiàn)達(dá)4.8GHz的原始DSP處理能力以及每秒高達(dá)153.6個(gè)16位GMAC的性能，因此這兩款器件均是高性能DSP編程難題的低成本解決方案。TCI6612和TCI6614均具有強(qiáng)大的浮點(diǎn)處理能力，可提供每秒高達(dá)768億次的浮點(diǎn)運(yùn)算(GFLOP)性能，是業(yè)界功能最強(qiáng)大的浮點(diǎn)和定點(diǎn)SoC。TCI6612和TCI6614在同一內(nèi)核上整合了定點(diǎn)與浮點(diǎn)兩種處理功能，可實(shí)現(xiàn)比獨(dú)立定點(diǎn)實(shí)施方案快5倍的速度。此外，復(fù)雜算法的開發(fā)及調(diào)試時(shí)間可從數(shù)月銳減到數(shù)天。TCI6612集成2個(gè)C66xDSP核，而TCI6614則具有4個(gè)C66xDSP核，適用于較大的小型蜂窩基站設(shè)計(jì)。

　　TCI6612和TCI6614集成了按2層存儲(chǔ)器系統(tǒng)排列的大型片上存儲(chǔ)器，其可最大限度地減少時(shí)延，提升系統(tǒng)性能。兩款器件中每個(gè)內(nèi)核的層1(L1)程序與器件上的數(shù)據(jù)存儲(chǔ)器容量均為32KB。層2(L2)存儲(chǔ)器可在程序與總?cè)萘繛?,096KB（每個(gè)內(nèi)核為1,024KB）的數(shù)據(jù)空間之間共享。它們包含2,048KB的多核共享存儲(chǔ)器(MSM)，可用作共享的L2SRAM或共享的L3SRAM。專用多核共享存儲(chǔ)器控制器(MSMC)不但可防止內(nèi)核間出現(xiàn)存儲(chǔ)器爭用，而且還可在核內(nèi)與其它IP模塊之間判斷對(duì)共享存儲(chǔ)器的訪問。

　　TCI6612與TCI6614具有高性能外設(shè)集，可為開發(fā)各種不同覆蓋范圍與容量的高健碩基站提供所需的一切。包括：

1. I²C、SPI以及UART；
   可為支持GEN1與GEN2提供2個(gè)通道的PCIExpress端口；
   12個(gè)64位通用定時(shí)器（也可配置為16個(gè)32位定時(shí)器）；
   具有可編程中斷／事件生成模式的32位通用輸入／輸出(GPIO)端口；
   針對(duì)硬件加速分派的MulticoreNavigator；
   符合RapidIO2.1規(guī)范的4通道串行RapidIO®(SRIO)，支持每通道達(dá)5Gbps的工作速率；
   64位DDR3SDRAM接口；
   16位外部存儲(chǔ)器接口(EMIF)，可連接閃存（NAND和NOR）及異步SRAM；
   基于SERDES的第二代天線接口(AIF2)，具有6個(gè)高速串行鏈路，每個(gè)鏈路支持高達(dá)6.144Gbps的工作速率，符合OBSAIRP3與CPRI標(biāo)準(zhǔn)。

　　為實(shí)現(xiàn)器件與網(wǎng)絡(luò)之間的高效率通信，TCI6612和TCI6614包含了由以下組件構(gòu)成的網(wǎng)絡(luò)協(xié)處理器：

1. 2個(gè)10/100/1000以太網(wǎng)媒體接入控制器(EMAC)，可在DSP核處理器與核心網(wǎng)絡(luò)之間提供一個(gè)高效率接口；
   管理數(shù)據(jù)輸入／輸出(MDIO)模塊（也是EMAC的組成部分），用于不斷輪詢所有32個(gè)MDIO地址，以列舉系統(tǒng)中所有的PHY設(shè)備；
   用于實(shí)現(xiàn)L2至L4功能分類的數(shù)據(jù)包協(xié)處理器，處理速率高達(dá)1.5Gbps；
   安全加速器模塊，能夠通過IPSec、SRTP以及3GPP無線接口安全協(xié)議對(duì)1Gbps以太網(wǎng)流量進(jìn)行連線速度處理；
   允許多個(gè)設(shè)備通過SGMII連接的嵌入式以太網(wǎng)交換機(jī)，無需板級(jí)以太網(wǎng)交換機(jī)。

　　TCI6612和TCI6614高性能嵌入式處理器可執(zhí)行無線基站應(yīng)用常見的密集型信號(hào)處理功能，可提升整體系統(tǒng)性能，而且頻譜效率也較常規(guī)解碼技術(shù)高出40%。

　　位速率協(xié)處理器提升頻譜效率

　　位速率協(xié)處理器(BCP)是一個(gè)多標(biāo)準(zhǔn)加速引擎，一旦啟用BCP，便可接管無線信號(hào)鏈中所有的位速率處理工作，無需DSP核參與。BCP內(nèi)含調(diào)制器、解調(diào)器、交錯(cuò)器／解交錯(cuò)器、渦輪及卷積編碼、速率匹配器／速率解匹配器、分組碼解碼相關(guān)器以及CRC引擎。BCP不但可為MIMO均衡消除干擾，而且還支持高性能PUCCH格式2解碼。它可接管大約15GHz的CPUMIPS。這些技術(shù)與TI新一代DSPC66x內(nèi)核強(qiáng)大的MIMO處理功能相結(jié)合，可為運(yùn)營商與用戶等提供可兌現(xiàn)4G承諾的SoC。

　　更快的協(xié)處理器可優(yōu)化基站設(shè)計(jì)

　　自2001年以來，TI已經(jīng)提供了多種由可配置硬件加速器組成的無線電協(xié)處理功能，用于接管處理需求，提升整體系統(tǒng)性能。此外，TI協(xié)處理器還可降低基站電源需求與消耗，以及電路板復(fù)雜性，從而可簡化新產(chǎn)品的設(shè)計(jì)、構(gòu)建和部署。

 　　隨著無線標(biāo)準(zhǔn)的演進(jìn)和相關(guān)實(shí)施的標(biāo)準(zhǔn)化，TI無線SoC的每一次演進(jìn)都讓協(xié)處理功能更加豐富，這可幫助我們的客戶在實(shí)現(xiàn)更高性能基站解決方案的同時(shí)降低功耗與成本。TI將DSP與ARM核同協(xié)處理器一起集成的SoC策略是實(shí)現(xiàn)無線基站SoC設(shè)計(jì)的最高效最經(jīng)濟(jì)的方法，其將繼續(xù)保持市場領(lǐng)先解決方案的地位。TI各種協(xié)處理器無需外部FPGA與ASIC，便可實(shí)現(xiàn)3G與4G基站的高性能。

　　TCI6612與TCI6614具有多個(gè)專用高性能嵌入式協(xié)處理器，可執(zhí)行無線基站應(yīng)用常見的密集型信號(hào)處理功能。這些協(xié)處理器具體包括：4個(gè)增強(qiáng)型維特比解碼器協(xié)處理器（VCP2_A、VCP2_B、VCP2_C以及VCP2_D）、3個(gè)第三代渦輪解碼器協(xié)處理器（TCP3d_A、TCP3d_B以及TCP3d_C）、渦輪編碼器協(xié)處理器(TCP3e)、3個(gè)高速傅里葉變換協(xié)處理器（FFTC_A、FFTC_B和FFTC_C）以及1個(gè)位速率協(xié)處理器。將其結(jié)合在一起，可顯著加速通道編碼／解碼運(yùn)算。SoC中另外還包含有4個(gè)緊密耦合的耙式／搜索加速器(RSA)，可用來實(shí)現(xiàn)協(xié)助芯片速率處理的碼分多訪問(CDMA)。

　　提供完整的多核優(yōu)勢

　　TCI6612和TCI6614SoC建立在TIKeyStone多核架構(gòu)基礎(chǔ)上。KeyStone是第一款可實(shí)現(xiàn)完整多核優(yōu)勢的架構(gòu)，可對(duì)所有處理內(nèi)核、外設(shè)、協(xié)處理器以及I/O實(shí)現(xiàn)順暢訪問。并可實(shí)現(xiàn)完整多核優(yōu)勢的創(chuàng)新技術(shù)，其包括MulticoreNavigator、TeraNet、多內(nèi)核共享存儲(chǔ)器控制器(MSMC)以及HyperLink等。

BCP架構(gòu)

　　MulticoreNavigator—TIMulticoreNavigator是一款基于數(shù)據(jù)包的創(chuàng)新型管理器，可對(duì)SoC上各個(gè)子系統(tǒng)間的連接進(jìn)行控制與抽象。MulticoreNavigator提供支持通信、數(shù)據(jù)傳輸以及任務(wù)管理的統(tǒng)一接口，可實(shí)現(xiàn)支持更少中斷與更簡單軟件的更高系統(tǒng)性能，堪稱“放棄即忘”的典范。MulticoreNavigator的優(yōu)勢包括：

1. 動(dòng)態(tài)資源／負(fù)載共享；
   可取消與子系統(tǒng)間通信有關(guān)的CPU開銷／延遲；
   基于硬件的任務(wù)優(yōu)先排序；
   動(dòng)態(tài)負(fù)載平衡；
   對(duì)所有IP模塊（軟件、I/O以及加速器）采用統(tǒng)一的通信方法。

　　TeraNet—是一種分層交換結(jié)構(gòu)，結(jié)合在一起可在SoC內(nèi)部為數(shù)據(jù)傳輸提供大于2兆兆位的帶寬。這樣事實(shí)上可以保證內(nèi)核或協(xié)處理器不會(huì)缺乏數(shù)據(jù)，可實(shí)現(xiàn)應(yīng)有的處理性能。由于該交換結(jié)構(gòu)是分層的，并非扁平結(jié)構(gòu)，因此閑置狀態(tài)下的整體功耗非常低，可以支持最小化系統(tǒng)時(shí)延。而且低時(shí)延正是新一代基站的重要要求。

　　多核共享存儲(chǔ)器控制器(MSMC)—TITCI6612和TCI6614采用獨(dú)特的存儲(chǔ)器架構(gòu)，可提高性能。TI多核共享存儲(chǔ)器控制器(MSMC)可讓內(nèi)核直接訪問共享存儲(chǔ)器，無需占用任何TeraNet帶寬。MSMC可在內(nèi)核與其它IP模塊之間判斷對(duì)共享存儲(chǔ)器的訪問，可消除存儲(chǔ)器爭用。代碼共享存儲(chǔ)器訪問可為代碼及數(shù)據(jù)提供高效率的預(yù)讀取機(jī)制，其時(shí)延非常接近本地L2訪問的時(shí)延水平。

　　TITCI6612/TCI6614的DDR3外部存儲(chǔ)接口(EMIF)是一個(gè)支持8GB可尋址存儲(chǔ)空間的1,600MHz64位總線。該DDR3EMIF直接與MSMC連接，不但可降低與外部存儲(chǔ)器存取有關(guān)的時(shí)延，而且還可為運(yùn)算大量數(shù)據(jù)的更大型應(yīng)用提供更快的速度與支持，從而可滿足高級(jí)3G和4G基站的應(yīng)用需求。

　　HyperLink—HyperLink具有4個(gè)通道，每通道速率達(dá)12.5Gbaud，是一種專用的高速互聯(lián)技術(shù)，其可通過低級(jí)協(xié)議與其它KeyStone設(shè)備實(shí)現(xiàn)高速通信與連接，能夠?yàn)镺EM廠商提供支持可擴(kuò)展解決方案的無縫路徑。TCI6612和TCI6614的HyperLink與MulticoreNavigator配合，可透明地向多個(gè)設(shè)備派發(fā)任務(wù)，讓其執(zhí)行猶如在本地資源上運(yùn)行一樣。

　　TCI6612/TCI6614可作為2層2和傳輸處理引擎

　　TCI6612和TCI6614將無可匹敵的PHY處理功能與專用協(xié)處理器進(jìn)行完美整合，支持層2及傳輸層處理。這使設(shè)計(jì)人員無需單獨(dú)網(wǎng)絡(luò)處理器，便可創(chuàng)建基站，從而可在保證性能的同時(shí)降低電路板復(fù)雜性。

　　該網(wǎng)絡(luò)協(xié)處理器能夠在傳輸網(wǎng)絡(luò)層以及更深的無線電網(wǎng)絡(luò)的2層實(shí)現(xiàn)快速通道處理。在SoC的網(wǎng)絡(luò)協(xié)處理器中，數(shù)據(jù)包加速器與安全加速器可執(zhí)行全面加速的自動(dòng)包對(duì)包處理。它們可充分利用MulticoreNavigator，使用零復(fù)制方法優(yōu)化各層的數(shù)據(jù)處理。該網(wǎng)絡(luò)協(xié)處理器可全面支持分類與排序、多核可訪問存儲(chǔ)、存儲(chǔ)器管理、分段與裝配以及在多個(gè)內(nèi)核與器件中進(jìn)行交付等多項(xiàng)功能。

　　由于采用了快速通道與零復(fù)制處理技術(shù)，因此層2數(shù)據(jù)層及傳輸層的開銷可降低10至15倍。

 　　最低功耗，卓越性能

　　TI在為市場提供最低功耗的無線基站SoC方面擁有豐富的經(jīng)驗(yàn)。它在每一個(gè)無線基站半導(dǎo)體器件中整合了其工藝技術(shù)、SmartReflexTM技術(shù)，并前瞻性地使用了電源管理技術(shù)（例如自適應(yīng)電壓調(diào)節(jié)），可將工作電源降至最低，從而可實(shí)現(xiàn)其極限低功耗。TITCI6612和TCI6614的最新技術(shù)為小型蜂窩基站帶來了業(yè)界最低水平的SoC功耗，每Mbps數(shù)據(jù)傳輸僅為26mW。

　　完善的工具，全面的支持

　　TI可提供一整套與TCI6612和TCI6614配套的、基于Eclipse的業(yè)界最佳開發(fā)及調(diào)試工具，其中包括新型C語言編譯器、簡化編程與調(diào)度的匯編優(yōu)化器、用于查看源代碼執(zhí)行情況的Windows調(diào)試器界面等。TI編譯器可生成高效率代碼，能夠一次性執(zhí)行通過，很少需要優(yōu)化。TI調(diào)試工具可幫助開發(fā)人員實(shí)現(xiàn)問題的可視化，并快速解決這些問題，因此開發(fā)人員可在節(jié)約開發(fā)資源的同時(shí)更快地將產(chǎn)品投入應(yīng)用。此外，TI還將提供評(píng)估板(EVM)幫助客戶快速進(jìn)行原型設(shè)計(jì)。所有這些工具還集成ARMRSIC處理器，可幫助設(shè)計(jì)人員迅速高效地為SoC的所有子系統(tǒng)開發(fā)代碼。

　　更多詳情

　　如需了解有關(guān)TCI6612和TCI6614SoC的更多詳情，敬請(qǐng)?jiān)L問www.ti.com.cn/c66multicore，了解TCI6612和TCI6614如何為您的新一代小型蜂窩基站設(shè)計(jì)提高性能。