《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的成像聲納FFT波束形成器設(shè)計(jì)
基于FPGA的成像聲納FFT波束形成器設(shè)計(jì)
來(lái)源：電子技術(shù)應(yīng)用2011年第10期
楊 威，趙極遠(yuǎn)，孟 蕊
（哈爾濱工程大學(xué) 水聲技術(shù)重點(diǎn)實(shí)驗(yàn)室，黑龍江 哈爾濱150001）
摘要： 針對(duì)成像聲納波束形成器的特點(diǎn)，設(shè)計(jì)了一種基于FPGA的FFT波束形成器。整個(gè)系統(tǒng)采用Altera公司的DSP Builder構(gòu)建，F(xiàn)FT波束形成器采用基2-512點(diǎn)DIT-FFT算法，并使用流水線技術(shù)、乒乓操作。在Altera StratixII FPGA EP2S90F784I4硬件平臺(tái)上測(cè)試，30 MHz系統(tǒng)時(shí)鐘，在17.07 ?滋s內(nèi)得到512點(diǎn)FFT運(yùn)算結(jié)果，滿足成像聲納系統(tǒng)波束形成器要求。
中圖分類號(hào)： TN911.72
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2011)10-0011-02
Design of the FFT beam former of imaging sonar based on FPGA
Yang Wei，Zhao Jiyuan，Meng Rui
Key Laboratory of Underwater Acoustic Technology, Harbin Engineering University, Harbin 150001，China
Abstract： In terms of the characteristics of the FFT beam former of imaging sonar, the FFT beam former is designed by FPGA. The whole system is built by DSP Builder of Altera. The FFT beam former uses 512 points DIT-FFT radix 2 algorithm, pipeline technology and Ping-Pong operation. The system is tested in the hardware of Altera StratixII EP2S90F784I4.The system can gain the FFT results of 512 points in 17.07 ?滋s under the condition of system clock 30 MHz,which can meet the requirement of the beam former of imaging sonar easily.
Key words : FPGA；imaging sonar；FFT beam former；DSP Builder


    海洋面積占地球表面積的71%，海底蘊(yùn)藏的石油、天然氣等礦產(chǎn)資源量也遠(yuǎn)遠(yuǎn)超過(guò)陸地。由于能源危機(jī)和資源短缺日益嚴(yán)重，世界各國(guó)對(duì)海洋的開(kāi)發(fā)利用愈發(fā)重視。水聲成像技術(shù)不僅能夠探測(cè)海底結(jié)構(gòu)，而且相比于傳統(tǒng)視頻設(shè)備，其優(yōu)點(diǎn)是呈現(xiàn)的圖像幾乎不受水文條件的影響，無(wú)論在軍用還是民用領(lǐng)域，聲成像技術(shù)都是未來(lái)船舶與海洋工程研究的主要技術(shù)之一[1]。
    對(duì)要求實(shí)時(shí)成像的成像聲納來(lái)說(shuō)，成像速度是衡量其性能優(yōu)劣的一個(gè)非常重要的標(biāo)準(zhǔn)。波束形成器是成像聲納數(shù)字系統(tǒng)的重要組成部分，其運(yùn)算速度影響到整個(gè)系統(tǒng)的成像速度，因此提高波束形成運(yùn)算速度是提升成像聲納成像速度的關(guān)鍵。相移波束形成中的FFT波束形成技術(shù)由于具有非常成熟的算法、實(shí)現(xiàn)結(jié)構(gòu)和快速的運(yùn)算速度，成為成像聲納波束形成器首選。
1 FFT波束形成器原理
    波束形成技術(shù)是指將按一定幾何形狀排列的多元基陣的各陣元輸出，經(jīng)過(guò)處理形成空間指向性的方法，目的是使多陣元構(gòu)成的基陣經(jīng)過(guò)適當(dāng)?shù)靥幚淼玫皆陬A(yù)定方向的指向性[2]。
    本文采用等間隔直線陣FFT波束形成。一個(gè)N元等間隔直線陣陣元間隔為d，當(dāng)接收信號(hào)為單頻或窄帶信號(hào)時(shí)，基陣第i號(hào)陣元的輸出信號(hào)可用復(fù)數(shù)表示為：

    式(2)實(shí)際上是離散傅里葉變換的形式，因此計(jì)算一個(gè)等間隔直線陣各波束輸出值就等價(jià)于計(jì)算各陣元的輸出信號(hào)xi的離散傅里葉變換，可以利用這一特點(diǎn)對(duì)基陣輸出信號(hào)作快速波束形成處理。
2 FFT波束形成器的DSP Builder實(shí)現(xiàn)與驗(yàn)證
2.1 FFT波束形成器的DSP Builder實(shí)現(xiàn)
    為了讓成像聲納達(dá)到較高的分辨率，需要對(duì)更多的數(shù)據(jù)進(jìn)行實(shí)時(shí)性處理。因此本設(shè)計(jì)要求在20 ?滋s內(nèi)得到512點(diǎn)FFT運(yùn)算結(jié)果，并且運(yùn)算結(jié)果誤差在1%以內(nèi)。考慮參數(shù)要求，F(xiàn)FT波束形成器設(shè)計(jì)包括如下三部分：數(shù)據(jù)預(yù)處理部分（加權(quán)、聚焦），512點(diǎn)基2 DIT-FFT算法部分及數(shù)據(jù)整理部分(ABS計(jì)算)?？傮w框架如圖1所示。

2.1.1 流水線技術(shù)
    為了提高數(shù)據(jù)處理能力，采用流水線設(shè)計(jì)方法提高系統(tǒng)的工作頻率。FFT 模塊9級(jí)運(yùn)算單元(State0～State8)并行運(yùn)行，這樣9級(jí)數(shù)據(jù)運(yùn)算時(shí)間僅為1級(jí)的運(yùn)算時(shí)間。圖2給出了9級(jí)處理單元(State0～State8)的DSP Builder實(shí)現(xiàn)結(jié)構(gòu)圖。

2.1.2 乒乓操作
    為了不間斷處理數(shù)據(jù)，本設(shè)計(jì)采用乒乓操作控制數(shù)據(jù)流。1 024點(diǎn)RAM劃分為PART A(addr:0~511)和PART B(addr:512～1023)兩部分。某一時(shí)刻T1，向A中寫(xiě)入數(shù)據(jù)，從B中讀取數(shù)據(jù)；下一時(shí)刻T2，向B中寫(xiě)入數(shù)據(jù)，從A中讀取數(shù)據(jù)，按照上述次序循環(huán)寫(xiě)入讀取數(shù)據(jù)。這樣，在完成一次512點(diǎn)數(shù)據(jù)FFT運(yùn)算后，不需要等待即可開(kāi)始下一次512點(diǎn)的運(yùn)算，實(shí)現(xiàn)不間斷處理數(shù)據(jù)。
2.2 FFT波束形成器的DSP Builder驗(yàn)證
    分析DSP Builder設(shè)計(jì)的FFT運(yùn)算模型與理論之間的誤差，使用Simulink中函數(shù)Repeating Sequence Stair作為激勵(lì)輸入，實(shí)部、虛部循環(huán)輸入數(shù)據(jù)[0:1:511]。激勵(lì)如圖3所示。用DSP Builder HIL(Hardware In Loop)模塊將設(shè)計(jì)包裹在一套接口中間，編譯然后下載至Stratix II FPGA EP2S90F780I4芯片進(jìn)行測(cè)試，得到512點(diǎn)FFT運(yùn)算結(jié)果，如圖4所示。分析發(fā)現(xiàn)全部運(yùn)算結(jié)果精度保持在1%以內(nèi)，滿足設(shè)計(jì)要求。

 

 

3 FFT波束形成器資源消耗與性能分析
    設(shè)計(jì)采用Altera公司高性能Stratix II FPGA EP2S90F780I4作為硬件實(shí)現(xiàn)平臺(tái)。使用Altera綜合與布線工具Quartus II編譯設(shè)計(jì)，邏輯資源使用12%，存儲(chǔ)資源使用17%，DSP資源使用56%。
    在編譯報(bào)告時(shí)序分析結(jié)果中，查看關(guān)鍵路徑最低fmax為31.93 MHz ，也就是系統(tǒng)最高運(yùn)行速度可達(dá)到31.93 MHz。本設(shè)計(jì)采用30 MHz系統(tǒng)時(shí)鐘，因此系統(tǒng)可在17.07 ?滋s內(nèi)得到512點(diǎn)FFT運(yùn)算結(jié)果，滿足本設(shè)計(jì)成像系統(tǒng)波束形成20 μs以內(nèi)要求。
    本文以成像聲納數(shù)字系統(tǒng)的設(shè)計(jì)為背景，采用DSP Builder完成了FFT波束形成器設(shè)計(jì)與驗(yàn)證。在Stratix II EP2S90F780I4 FPGA上測(cè)試設(shè)計(jì)，30 MHz系統(tǒng)時(shí)鐘，17.07 μs內(nèi)得到512點(diǎn)FFT運(yùn)算結(jié)果、誤差在1%以下，滿足設(shè)計(jì)要求。
    與傳統(tǒng)的FPGA設(shè)計(jì)方法(Matlab編寫(xiě)代碼設(shè)計(jì)算法，HDL實(shí)現(xiàn))相比，使用DSP Builder開(kāi)發(fā)成像聲納FFT波束形成器極大地提高了設(shè)計(jì)的效率，節(jié)省了開(kāi)發(fā)時(shí)間，并且當(dāng)算法變動(dòng)時(shí)，修改參數(shù)也更為方便、快捷。同時(shí)自主設(shè)計(jì)的FFT運(yùn)算模型代替了使用FFT IP核，節(jié)省了開(kāi)發(fā)成本。
參考文獻(xiàn)
[1] 楊長(zhǎng)根.基于FPGA的成像算法研究與實(shí)現(xiàn)[D].哈爾濱：哈爾濱工程大學(xué)，2009.
[2] 田坦，劉國(guó)枝，孫大軍．聲吶技術(shù)[M]．哈爾濱：哈爾濱工程大學(xué)出版社，2000.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。