《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > 異步架構(gòu)FPGA實(shí)現(xiàn)業(yè)界最高速度

異步架構(gòu)FPGA實(shí)現(xiàn)業(yè)界最高速度

2009-08-25
作者:Denny Scharf

    作為一家FPGA企業(yè),Achronix公司并不把Altera和賽靈思這樣的公司視為直接的競(jìng)爭(zhēng)對(duì)手。Achronix公司產(chǎn)品的高性能優(yōu)勢(shì)使我們可以與業(yè)內(nèi)其他企業(yè)共存。傳統(tǒng)的FPGA技術(shù)使用同步架構(gòu),受全局時(shí)鐘和物理架構(gòu)的限制,傳統(tǒng)FPGA器件的速度難以持續(xù)提高,因此需要對(duì)這些技術(shù)進(jìn)行大的革新,從而將其性能提高到一個(gè)新的水平。


    Achronix公司采用了新的設(shè)計(jì)方法,使異步架構(gòu)的高速度和同步邏輯的簡(jiǎn)便性得以平衡。Achronix采用的異步技術(shù)使得其SpeedsterFPGA產(chǎn)品速度能達(dá)到1.5GHz,高于標(biāo)準(zhǔn)單元ASIC的速度,并且是大多數(shù)FPGA速度的3倍。


    新架構(gòu)的“秘方”就是picoPIPE技術(shù),picoPIPE采用簡(jiǎn)單的握手協(xié)議來高效地控制數(shù)據(jù)流,從而大幅提高性能。使用傳統(tǒng)的全局時(shí)鐘架構(gòu),全局時(shí)鐘邏輯不平衡,時(shí)鐘速率必須支持整個(gè)時(shí)鐘域的最慢路徑,任何速度快于最慢路徑的組合邏輯都要等待最慢路徑的完成,而Achronix的設(shè)計(jì)則使數(shù)據(jù)得以通過最高效的通道進(jìn)行傳輸。


    另外,這種高速的FPGA還可以與傳統(tǒng)的時(shí)鐘、I/O、SerDes和鎖相環(huán)相匹配,也就是說,在設(shè)計(jì)方法上Achronix的picoPIPE技術(shù)可以視為與傳統(tǒng)同步FPGA相同。因此,設(shè)計(jì)人員在利用picoPIPE的高性能的同時(shí),無需花時(shí)間學(xué)習(xí)新的設(shè)計(jì)工具和技術(shù)。


    與傳統(tǒng)的FPGA技術(shù)相比,Achronix公司的picoPIPE技術(shù)具有一個(gè)關(guān)鍵的特性,它允許電源電壓存在明顯差異,并能在很寬的電壓范圍內(nèi)正常工作。這就為用戶提供了一個(gè)重要的電源管理工具,內(nèi)核電源電壓可通過調(diào)節(jié)來降低功耗,從而保證系統(tǒng)所需的高性能得以實(shí)現(xiàn)。同時(shí),用戶可以根據(jù)需要調(diào)節(jié)內(nèi)核電壓,以平衡其在性能和功耗兩方面的需求。


    由于Speedster的picoPIPE技術(shù)兼具高性能的優(yōu)勢(shì)和可重復(fù)編程的靈活性,使得該產(chǎn)品在網(wǎng)絡(luò)、通信、加密、高性能計(jì)算、視頻與圖像、數(shù)字信號(hào)處理、工業(yè)、測(cè)試測(cè)量以及軍事和航天領(lǐng)域成為理想的選擇。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。