《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 新品快遞 > Xilinx豐富FEC IP核鼎助網(wǎng)絡(luò)運(yùn)營(yíng)商降低運(yùn)營(yíng)和資本支出

Xilinx豐富FEC IP核鼎助網(wǎng)絡(luò)運(yùn)營(yíng)商降低運(yùn)營(yíng)和資本支出

賽靈思在WDM 和下一代光網(wǎng)絡(luò)大會(huì)上發(fā)布了綜合而全面的前向糾錯(cuò)(FEC) IP核產(chǎn)品
2012-06-20
關(guān)鍵詞: 開發(fā)工具 IP核 FEC

    All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在摩納哥格里馬爾迪會(huì)議中心舉行的2012 年WDM 和下一代光網(wǎng)絡(luò)大會(huì)上宣布推出fec_index.htm">前向糾錯(cuò)(FEC) IP 核的延伸系列。該系列產(chǎn)品包括GFEC、eFEC和高增益FEC(xFEC)解決方案,用于控制信號(hào)傳輸錯(cuò)誤,延長(zhǎng)傳輸距離,同時(shí)減少路線上再生器數(shù)量,從而有助于降低網(wǎng)絡(luò)運(yùn)營(yíng)商的運(yùn)營(yíng)支出和資本支出。

    賽靈思設(shè)計(jì)的FEC IP核采用常見接口,可加速產(chǎn)品開發(fā),盡可能縮短系統(tǒng)級(jí)集成時(shí)間,最大化設(shè)計(jì)重復(fù)利用率,同時(shí)縮短產(chǎn)品上市時(shí)間。超小型高性能FEC 核包括針對(duì)2.5G、10G、40G、100G應(yīng)用的GFEC IP核、傳統(tǒng)10GeFEC以及針對(duì)100G 應(yīng)用的賽靈思擴(kuò)展FEC (xFEC)IP核,這些產(chǎn)品專門針對(duì)賽靈思FPGA 進(jìn)行了優(yōu)化,相對(duì)于非賽靈思IP 核而言可減少芯片占用面積,使其成為目前最小型的FEC 核。賽靈思還在努力為前沿應(yīng)用推出400GGFEC,預(yù)計(jì)將于2013 年第二季度開始供貨。結(jié)合部分重配置技術(shù),這些針對(duì)賽靈思FPGA優(yōu)化的IP核使客戶能夠在多種接口上運(yùn)用多種FEC 標(biāo)準(zhǔn),同時(shí)還能節(jié)約產(chǎn)品成本,降低功耗,最大限度地提高網(wǎng)絡(luò)互操作性。 

    賽靈思公司有線通信高級(jí)總監(jiān)Nick Possley指出:“隨著帶寬需求的增加和錯(cuò)誤延遲容限的下降,系統(tǒng)設(shè)計(jì)人員正在尋求新的辦法來擴(kuò)展可用帶寬,提升傳輸質(zhì)量。為了解決上述難題,賽靈思推出了FEC IP核的延伸系列xFEC,可滿足2.5G、10G、40G、100G和400G應(yīng)用需求,進(jìn)一步鞏固我們?cè)贠TN 市場(chǎng)的領(lǐng)先地位。7 系列FPGA 產(chǎn)品的功耗和性能優(yōu)勢(shì)與FEC 產(chǎn)品相結(jié)合,能夠幫助OTN 應(yīng)用領(lǐng)域的客戶提高數(shù)據(jù)速率,增加帶寬,并降低系統(tǒng)成本。”

    FEC 技術(shù)的使用能夠?qū)崿F(xiàn)發(fā)送冗余信號(hào)的信號(hào)源(發(fā)射器)和識(shí)別無(wú)明顯錯(cuò)誤的數(shù)據(jù)的信號(hào)終點(diǎn)(接收器)之間的錯(cuò)誤控制。FEC可用于所有OTN系統(tǒng),其編碼增益可幫助用戶糾正在距離增加、信噪比下降情況下可能發(fā)生的錯(cuò)誤,同時(shí)保證遠(yuǎn)端接收器的錯(cuò)誤率不變,從而延長(zhǎng)可發(fā)送信號(hào)的距離。

    不同的FEC方案提供不同的編碼增益。編碼增益越高,光學(xué)信號(hào)傳輸?shù)木嚯x就越長(zhǎng)。舉例來說,賽靈思100G擴(kuò)展FEC (xFEC) 提供了業(yè)界領(lǐng)先的OH為6.7%的9.4dB NECG,且OH 為6.7%,能延長(zhǎng)100G 傳輸距離,同時(shí)降低100G 傳輸功耗。

FEC 的編碼增益可用于執(zhí)行多種功能,包括提升最大連接距離和/或連接數(shù)量,從而擴(kuò)大系統(tǒng)覆蓋范圍。它同時(shí)也有利于增加系統(tǒng)中密集波分布(DWDM) 通道的數(shù)量(通道數(shù)通常受到所用放大器輸出功率的限制)。編碼增益還能降低單位通道功耗,增加通道數(shù)量,降低對(duì)給定鏈路上各組件參數(shù)的要求(如發(fā)射功率、眼圖波罩、消光比、噪聲洗漱、濾波器隔離等),節(jié)省組件成本。

供貨情況和預(yù)訂信息

    賽靈思OTU1、2、3 和4(2.5G、10G、40G和100G)GFEC IP 核符合ITU G.709 標(biāo)準(zhǔn),現(xiàn)可立即供貨。100G高增益xFEC 將于2012 年12 月開始供貨。賽靈思還將根據(jù)客戶需求新增其它EFEC 標(biāo)準(zhǔn)產(chǎn)品。

    賽靈思FEC IP核成本極具競(jìng)爭(zhēng)力,只需單一項(xiàng)目許可證,無(wú)需重復(fù)繳納專利費(fèi)。要想獲得仿真和硬件的所有核心功能,應(yīng)購(gòu)買FEC IP核許可證。如需訂購(gòu)許可證,敬請(qǐng)?jiān)L問光傳輸網(wǎng)絡(luò)解決方案網(wǎng)頁(yè)。如需了解賽靈思FEC IP核定價(jià)及供貨情況,敬請(qǐng)聯(lián)系您所在地的賽靈思銷售代表或現(xiàn)場(chǎng)應(yīng)用工程師。

關(guān)于賽靈思

    賽靈思公司是All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè),其超越了傳統(tǒng)的可編程邏輯,同時(shí)實(shí)現(xiàn)了硬件和軟件的可編程,同時(shí)集成了數(shù)字和模擬混合信號(hào)功能,并將單芯片與3D 堆疊芯片的可編程互聯(lián)技術(shù)帶向了一個(gè)全新的高度。賽靈思公司行業(yè)領(lǐng)先的產(chǎn)品與新一代設(shè)計(jì)環(huán)境以及IP 核完美地整合在一起,可滿足客戶對(duì)可編程邏輯乃至可編程系統(tǒng)集成的廣泛需求。如需了解更多信息,敬請(qǐng)?jiān)L問賽靈思中文網(wǎng)站:www.xilinx.com/cn

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。