在選擇高速數(shù)據(jù)轉(zhuǎn)換器時(shí)，功耗是最為重要的系統(tǒng)設(shè)計(jì)參數(shù)之一。不管是更長電池使用壽命的便攜式設(shè)計(jì)，還是散熱能力較低的小型產(chǎn)品，數(shù)據(jù)轉(zhuǎn)換器的功耗都至關(guān)重要。
一般而言，系統(tǒng)設(shè)計(jì)人員都通過一個(gè)低噪線性穩(wěn)壓器（例如：低壓降穩(wěn)壓器）來為數(shù)據(jù)轉(zhuǎn)換器供電，而不使用開關(guān)穩(wěn)壓器。這是因?yàn)?，他們?dān)心開關(guān)噪聲會進(jìn)入轉(zhuǎn)換器輸出能譜，從而極大地降低 AC 性能。
但是，新一代的開關(guān)穩(wěn)壓器針對手機(jī)進(jìn)行了噪聲優(yōu)化，使得鄰近 LNA（低噪放大器）和 PA（功率放大器）干擾最小化，從而為我們的設(shè)計(jì)帶來了改變。這些穩(wěn)壓器讓我們可以直接通過一個(gè) DC/DC 轉(zhuǎn)換器來為高速數(shù)據(jù)轉(zhuǎn)換器供電，并且 AC 性能沒有明顯的降低。本文將為您介紹這種設(shè)計(jì)如何能夠立馬使功率效率提高至少 20%，最高可達(dá)到 50%。
相比前幾代產(chǎn)品，現(xiàn)代的一些高速轉(zhuǎn)換器功耗降低了近 50%，一部分原因是電源電壓從 3.3V 降低至 1.8V。由于 LDO 型設(shè)計(jì)的電源軌更低，LDO 壓降以及即將調(diào)低的有效電源軌對功率效率而言更加重要。在電路板的數(shù)字部分，一般會有許多不同的電壓軌，服務(wù)于各種內(nèi)核以及 FPGA 的 I/O 電壓和處理器。但是，在模擬部分，僅有一些穩(wěn)定無噪的電壓選項(xiàng)可供使用，例如：5V 和 3.3V等。
就高速數(shù)據(jù)轉(zhuǎn)換器而言，可通過一個(gè)共用5V軌線性穩(wěn)壓器產(chǎn)生一個(gè) 3.3V 電源。LDO 穩(wěn)壓器 1.7V 壓降，相當(dāng)于降低 35% 的功耗。使用一個(gè) LDO 穩(wěn)壓器通過 3.3V 總線得到 1.8V ADC電源時(shí)，例如：ADS4149 ADC，線性穩(wěn)壓器功耗增加至約 45%。這也就是說，LDO 消耗了差不多一半的功率。它表明，一種低效率的電源設(shè)計(jì)多消耗一半功率是如此的容易。
開關(guān)穩(wěn)壓器的效率與輸入電源軌沒有一點(diǎn)關(guān)系，因此非常的節(jié)能。只要細(xì)心進(jìn)行設(shè)計(jì)，便可以最小化對 AC 性能所產(chǎn)生的影響。
電源濾波
在將開關(guān)噪聲同模數(shù)轉(zhuǎn)換器 (ADC) 隔離過程時(shí)，一個(gè)關(guān)鍵的組件便是電源濾波器，其由一個(gè)鐵氧體磁珠和旁路電容組成。選擇鐵氧體磁珠時(shí)，需要考慮幾個(gè)重要的特性。
首先，鐵氧體磁珠需要有足夠大的數(shù)據(jù)轉(zhuǎn)換器額定電流以及較低的直流電阻 (DCR)，目的是最小化鐵氧體磁珠本身的壓降。例如，磁珠電源電流為 200mA，且 DCR 為 1Ω 時(shí)，電源壓降為 200mV。這可能會使 ADC 電壓接近極限，甚至低于標(biāo)準(zhǔn)電源電壓變化的建議工作狀態(tài)。
圖 1 覆有 DC/DC 開關(guān)頻率及其諧波的傳統(tǒng)鐵氧體磁珠和村田 (Murata) 濾波器的插入損耗比較
其次，這種鐵氧體磁珠在 DC/DC 轉(zhuǎn)換器的開關(guān)頻率和諧波下還必須具有高阻抗，目的是阻止開關(guān)噪聲和開關(guān)尖峰。市售大多數(shù)鐵氧體磁珠均有一個(gè) 100 MHz 下的規(guī)定阻抗，而現(xiàn)代 DC/DC 轉(zhuǎn)換器的開關(guān)頻率一般都在 500 kHz 到 6 MHz 之間。
在我們的例子中，ADS4149 評估板 (EVM) 使用了一個(gè)開關(guān)頻率為 2.25MHz 的開關(guān)穩(wěn)壓器。本例中，我們?yōu)殚_關(guān)穩(wěn)壓器選擇了 TPS62590。由于 DC/DC 穩(wěn)壓器都有一個(gè)方波輸出，因此還需要考慮高階諧波。我們使用了一個(gè)村田公司提供的電磁干擾 (EMI) 濾波器，以在該頻率范圍獲得較高的阻抗和極低的 DC 電阻。
圖 1 比較了傳統(tǒng)鐵氧體磁珠（頻率 100MHz，電阻 68Ω）和村田 EMI 濾波器的插入損耗。在 50Ω 環(huán)境下測量插入損耗時(shí)電源電路的阻抗非常低。因此，盡管共振頻率不變，但電源濾波器的插入損耗大小可能會稍有不同。
圖 2 DC/DC 轉(zhuǎn)換器開關(guān)頻率及諧波條件下不同電源濾波器配置的插入損耗比較。
電源濾波器的其它一些組件還包括旁路電容。正確選擇這些電容的值，以使形成低阻抗接地通路的共振頻率接近于開關(guān)頻率。這樣，通過鐵氧體磁珠的開關(guān)噪聲便可短路接地。
圖 2 所示電源濾波器的插入損耗比較表明，正確的旁路電容值可得到一個(gè)接近開關(guān)頻率的共振頻率，即使與傳統(tǒng)鐵氧體磁珠（例如：EXC-ML32A680）一起使用也是如此。但是，同換用一個(gè)零歐姆 (0Ω) 電阻器的情況相比，低頻率下并無太大差異。另一方面，村田EMI濾波器在開關(guān)頻率附近有 20 Db 的額外衰減。
圖 3 使用最終電容值的電源濾波器示意圖。
圖 3 顯示了最終電源濾波器示意圖。一個(gè) 33 Μf 鉭介質(zhì)電容用于板頻率去耦，而10 μF、2.2 Μf 和 0.1 Μf 則為一些陶瓷電容，其擁有更窄的共振頻率。
AC 性能
根據(jù)不同的數(shù)據(jù)轉(zhuǎn)換器電源抑制比 (PSRR)，電源軌上一定數(shù)量的噪聲仍然會進(jìn)入 ADC，從而降低其 AC 性能。圖4所示信噪比 (SNR) 和無尖峰動態(tài)范圍 (SFDR)擺動，利用 ADS4149 EVM 對基準(zhǔn)電源（例如：1.8V 無噪實(shí)驗(yàn)室電源）和使用不同電源濾波器方法的 LDO 及 DC/DC 轉(zhuǎn)換器進(jìn)行了比較。
圖 4a 和 4b 不同電源選項(xiàng)和濾波器（Fs = 250 Msps）輸入頻率的 SNR（上方）和SFDR（下方）擺動情況。
我們的測試結(jié)果表明，相比低噪 LDO，使用開關(guān)穩(wěn)壓器供電時(shí) SNR 性能降低程度非常?。?span lang="EN-US">300 MHz IF 時(shí)~0.3 dB）。不同配置的 SFDR 性能也幾乎完全一樣。
仔細(xì)查看標(biāo)準(zhǔn)化的快速傅立葉變換 (FFT) 圖，其以輸入信號開始，繪制出噪聲與偏頻之間的對比關(guān)系，表明使用非理想“EXC”鐵氧體磁珠時(shí)尼奎斯特區(qū)的噪聲底稍有變化。但是，看不出有圖5所示的開關(guān)頻率連通。
圖 5 輸入信號標(biāo)準(zhǔn)化 FFT 圖表明輸出能譜中沒有開關(guān)尖峰線。
功率效率
如前所述，使用 DC/DC 轉(zhuǎn)換器代替線性穩(wěn)壓器的主要好處是節(jié)能。在較早前的ADS4149 EVM 實(shí)驗(yàn)中，LDO 和開關(guān)穩(wěn)壓器都通過一個(gè)外部 3.3V 電源供電，其為一個(gè)共用模擬電源軌。表 1 列出了測得功率效率及其各自的靜態(tài)電流。
這種比較表明，使用 LDO 時(shí)，LDO 本身消耗的功率幾乎與 ADC 一樣多。開關(guān)穩(wěn)壓器方法僅消耗 32 mW（高于理想解決方案），從而實(shí)現(xiàn)一種非常高效的電源設(shè)計(jì)。通過將輸入電壓從 3.3V 降低至 2.5V 或者 2.2V，可以進(jìn)一步提高 LDO 的效率，但代價(jià)是系統(tǒng)成本更高，體積更大。
盡管使用的外部組件比 LDO 設(shè)計(jì)要多，但 DC/DC 轉(zhuǎn)換器解決方案的尺寸可能會更小，因?yàn)樾滦偷?span lang="EN-US"> DC/DC 轉(zhuǎn)換器擁有更高的開關(guān)頻率，其可以極大地縮小電感器尺寸（例如：2.25 MHz時(shí)~2.2 μH，代替 500 kHz 的 33 μH）。
相反，線性穩(wěn)壓器要求更少的電源濾波，但其封裝尺寸小型化受到限制，因?yàn)樗鼈兊墓耐ǔ８?。從成本角度來看，開關(guān)穩(wěn)壓器解決方案可能會因組件數(shù)目較多而稍顯昂貴。但是，它的高效率可以節(jié)省散熱技術(shù)成本，并能降低系統(tǒng)功率預(yù)算。
總結(jié)
系統(tǒng)設(shè)計(jì)人員們迫切需要更多高功效的組件，而將高速數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)的電源架構(gòu)轉(zhuǎn)至開關(guān)穩(wěn)壓器，可以極大地降低功耗。本文為您介紹了如何在不大量犧牲 AC 性能的情況下，直接通過一個(gè)開關(guān)穩(wěn)壓器為低功耗高速數(shù)據(jù)轉(zhuǎn)換器供電。