《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > 獲取目標(biāo)最佳極化算法的FPGA實現(xiàn)
獲取目標(biāo)最佳極化算法的FPGA實現(xiàn)
來源：電子技術(shù)應(yīng)用2012年第6期
陳歆煒， 趙建中， 吳 文
南京理工大學(xué) 近程高速目標(biāo)探測技術(shù)國防重點實驗室，江蘇 南京 210094
摘要： 根據(jù)帶門限的序列Jacobi方法，提出了一種實時獲取目標(biāo)最佳極化的FPGA實現(xiàn)方法。該方法精簡了對待求矩陣最大非對角元素的搜索過程，并在FPGA中采用并行結(jié)構(gòu)的運算模塊設(shè)計，優(yōu)化了有限狀態(tài)機（FSM）的執(zhí)行時序，從而避免了CORDIC算法繁瑣的迭代過程，減少了程序運行時間。FPGA實現(xiàn)結(jié)果表明，該方法的執(zhí)行速度比CORDIC算法至少提高了21%，具有較高的實時性。
中圖分類號： TN95
文獻(xiàn)標(biāo)識碼： A
文章編號： 0258-7998(2012)06-0082-03
An FPGA implementation for obtaining optimal polarization of radar targets
Chen Xinwei, Zhao Jianzhong, Wu Wen
Ministerial Key Lab of JGMT, Nanjing University of Science and Technology, Nanjing 210094, China
Abstract： An FPGA implementation is proposed for obtaining optimal polarization of radar targets in real-time processing applications, according to serial Jacobi method with threshold. The process of searching the maximum off-diagonal element of the unknown matrix is reduced. The arithmetic modules are designed in a parallel architecture in the FPGA implementation, and the time sequence of the finite state machine (FSM) is optimized for a higher execution speed. So the complicated iterations of CORDIC algorithm can be avoided, and the execution time is reduced. Compared with CORDIC algorithm, the FPGA implementation results show that the execution speed is improved by at least 21%, and a real-time processing ability is provided.
Key words : optimal polarization; eigenvalue; eigenvector; field programmable gate array(FPGA)

    在雷達(dá)系統(tǒng)中，當(dāng)以某目標(biāo)的最佳極化方式發(fā)射電磁波時，該目標(biāo)回波在接收天線端的功率能夠達(dá)到最大。相干情況下，目標(biāo)最佳極化的Jones矢量就是其Graves功率矩陣最大特征值所對應(yīng)的特征矢量[1]。通常，系統(tǒng)通過計算Graves功率矩陣的特征值和特征矢量來獲取目標(biāo)的最佳極化，使得在發(fā)射功率不變的前提下提高目標(biāo)回波的信噪比。在彈載、車載、機載、星載等對體積有限制的小型化系統(tǒng)中，需使用數(shù)字信號處理芯片（如FPGA）求解矩陣特征值的相關(guān)問題。

    Jacobi方法是計算矩陣特征值問題常用計算機算法之一。在FPGA中，基于CORDIC算法的硬件結(jié)構(gòu)可簡化Jacobi方法復(fù)雜的旋轉(zhuǎn)操作，節(jié)約硬件資源[1-2]。然而，CORDIC算法中的多次迭代操作，使得系統(tǒng)處理時間成倍增加，并不適合在對實時性要求較高的系統(tǒng)中使用。參考文獻(xiàn)[3]對Jacobi方法進(jìn)行了并行改進(jìn)，使用多個處理器并行處理的方法同時消去待求矩陣的多個非對角元素，獲得了較高執(zhí)行效率。但是，多個處理器的結(jié)構(gòu)需要消耗大量資源，在體積和成本受到限制的小型化系統(tǒng)上難以實現(xiàn)。
    為了在單處理器系統(tǒng)上實現(xiàn)實時處理，本文針對目標(biāo)Graves功率矩陣的特點，提出了一種獲取目標(biāo)最佳極化的FPGA實現(xiàn)方法。文章提出了一種帶門限的序列Jacobi方法，采用并行結(jié)構(gòu)設(shè)計FPGA，合理調(diào)整了有限狀態(tài)機（FSM）的執(zhí)行時序，并對相關(guān)進(jìn)程進(jìn)行并發(fā)處理，壓縮了程序執(zhí)行時間。FPGA實現(xiàn)結(jié)果表明，該方法提供了快速的特征值和特征矢量求解過程，且比CORDIC算法快21%以上。


    假設(shè)系統(tǒng)在執(zhí)行了m次門限比較和n次Jacobi旋轉(zhuǎn)后，得到了最終結(jié)果。經(jīng)過合理設(shè)計的狀態(tài)機時序示意圖如圖5所示。

 

 

    由于門限比較的結(jié)果有可能會導(dǎo)致系統(tǒng)跳過Jacobi旋轉(zhuǎn)過程，圖5所示門限比較的執(zhí)行次數(shù)一般多于Jacobi旋轉(zhuǎn)的執(zhí)行次數(shù)，即m≥n。根據(jù)上文所述求解步驟，m的極大值為6n。由于兩次Jacobi旋轉(zhuǎn)之間有較長時間間隔，此時運算模塊處于空閑狀態(tài)。本文則利用這段時間執(zhí)行特征矢量的更新過程，從而提高了運算模塊的使用效率。需要注意的是，特征矢量更新過程須在下一次旋轉(zhuǎn)角計算進(jìn)程之前開始，以免由于旋轉(zhuǎn)角值的改變，導(dǎo)致特征矢量計算錯誤。
    根據(jù)圖5所示時序,完成整個求解過程所耗時間T可表示為:
    

    本文根據(jù)帶門限的序列Jacobi算法理論,設(shè)計了一種新的FPGA硬件結(jié)構(gòu)，可快速獲取目標(biāo)最佳極化的Jones矢量。文中對FPGA程序的執(zhí)行流程、模塊結(jié)構(gòu)、狀態(tài)機的時序作了詳細(xì)討論。FPGA實現(xiàn)結(jié)果表明，該方法的執(zhí)行速度優(yōu)于常用的CORDIC算法，可在小型化系統(tǒng)中實時獲取目標(biāo)的最佳極化。
參考文獻(xiàn)
[1] BRAVO I, MAZO M, LAZARO L J, et al. Novel HW architecture based on FPGAs oriented to solve the eigen  problem[J]. IEEE Transaction on Very Large Scale Integration (VLSI) Systems, 2008,16(12):1722-1725.
[2] 袁生光, 沈海斌. 基于Jacobi算法對稱矩陣特征值計算的FPGA實現(xiàn)[J]. 機電工程, 2008, 25(10): 80-82.
[3] 王飛, 王建業(yè), 張安堂,等. 實對稱矩陣特征值分解高速并行算法的FPGA實現(xiàn)[J]. 空軍工程大學(xué)學(xué)報(自然科
學(xué)版), 2008, 9(6): 67-70.
[4] WILKINSON J H. The algebraic eigenvalue problem[M].New York: Oxford University Press, 1965: 174-282.
[5] KOLOUCH J. Combinational divider in FPGA[C]. Proceedings of International Conference Radioelektronika, Brno, Czech republic, Apr. 24-25, 2007:1-4.
[6] GURUMURTHY K S, PRAHALAD M S. Fast and power efficient 16×16 array of array multiplier using vedic multiplication[C]. Proceedings of IMPACT Conference, Taipei, China, Oct. 20-22, 2010:1-4.
[7] DESCHAMPS J P, SUTTER G. Decimal division: Algorithms and FPGA implementations[C]. Southern ProgrammableLogic Conference Proceedings, Ipojuca, Brazil, Mar.24-26,2010:67-72.
[8] VACHHANI L, SRIDHARAN K, MEHER P K. Efficient FPGA realization of CORDIC with application to robotic exploration[J]. IEEE Transactions on Industrial Electronics, 2009,56(12):4915-4928.
[9] ARNOLD M G, COLLANGE S. A real/complex logarithmic number system ALU[J]. IEEE Transactions on Computers,2011, 60(2): 202-213.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。