《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 利用差頻電路實現(xiàn)微電容式傳感器檢測電路的溫漂抑制
利用差頻電路實現(xiàn)微電容式傳感器檢測電路的溫漂抑制
維庫電子
摘要: 目前大多數(shù)國外MEMS傳感器廠家采用開關(guān)電容電路作為電容信號的接口。這一電路的特點是精度高、可實現(xiàn)與傳感器的高度集成,但電路結(jié)構(gòu)相對復(fù)雜,對于工藝精度要求較高。其次是采用振蕩法將敏感電容變化轉(zhuǎn)換為頻率或周期,電路簡單,易于實現(xiàn),輸出的頻率信號具有準(zhǔn)數(shù)字輸出的特點,便于測量。本文介紹的電路正是基于這種原理。
關(guān)鍵詞: 傳感技術(shù) 傳感器 溫漂
Abstract:
Key words :

0引言
電容式傳感器是將被測的非電量變化轉(zhuǎn)換為電容量變化的一類傳感器,由于它具有靈敏度高、功耗低、溫度漂移小等優(yōu)點,因此廣泛應(yīng)用在壓力、濕度、溫度和加速度等測量中。MEMS(微電子機械系統(tǒng))傳感器體積小的特點決定了敏感電容器的電容值不可能大,一般為pF量級,而由這些物理量引起的微電容的變化更加微小,一般為fF甚至aF量級。如此小的變化量對檢測電路的設(shè)計是一個挑戰(zhàn)。傳統(tǒng)的用分立元件搭制檢測電路的方法將無法適應(yīng)傳感器電容不斷減小的趨勢,因此設(shè)計匹配的接口集成電路是十分必要的。常用的低值電容測量電路都是把電容的變化轉(zhuǎn)變?yōu)殡妷夯蝾l率。目前大多數(shù)國外MEMS傳感器廠家采用開關(guān)電容電路作為電容信號的接口。這一電路的特點是精度高、可實現(xiàn)與傳感器的高度集成,但電路結(jié)構(gòu)相對復(fù)雜,對于工藝精度要求較高。其次是采用振蕩法將敏感電容變化轉(zhuǎn)換為頻率或周期,電路簡單,易于實現(xiàn),輸出的頻率信號具有準(zhǔn)數(shù)字輸出的特點,便于測量。本文介紹的電路正是基于這種原理。

1微電容檢測

已推導(dǎo)的基于施密特觸發(fā)器檢測電容的方法不同,為了避免輸出頻率受電源電壓、溫度變化和工藝波動的影響,本實驗室開發(fā)的微電容式傳感器檢測電路在張弛振蕩器的基礎(chǔ)上設(shè)計了一種差頻電路,其模塊示意圖如圖1所示。本文對敏感電容檢測電路的流水芯片進(jìn)行了測試和分析,并搭建了圖1所示結(jié)構(gòu)的整個電路,仿真并測試了該電路的溫漂特性。

2接口電路的分析與改進(jìn)

2.1振蕩器電路

圖2是本實驗室已經(jīng)流片的敏感電容振蕩電路。該電路由開啟電路、恒流源、CMOS開關(guān)、施密特觸發(fā)器以及反相器組成。

由圖3和圖4可見,該電路實現(xiàn)了輸出波形的頻率與敏感電容的變化成反比的關(guān)系,從振蕩器的輸出端讀取頻率完全可以檢測到傳感器電容的變化。但是存在兩個問題:一是輸出頻率過大,不方便單片機讀數(shù);二是輸出頻率仍然受電源電壓、溫度變化和工藝波動的影響。

2.2差頻電路

在檢測電路中利用D觸發(fā)器實現(xiàn)差頻功能。D觸發(fā)器為下降沿觸發(fā)的CMOS主從觸發(fā)器。敏感電容轉(zhuǎn)換的波形從D端輸入,參考電容轉(zhuǎn)換的波形從CK端輸入,輸出為兩個波形的頻率之差。這樣可以提高電路的靈敏度,改善單邊電路的溫度、電源電壓抑制等對電路性能的影響。

下面分析D觸發(fā)器的差頻原理。由前面設(shè)定的條件,信號頻率大于時鐘頻率,定義輸入信號的周期與時鐘信號的周期之差為△T,即

首先假設(shè)存在一個整數(shù),使得各方波之間滿足以下關(guān)系:


在t0刻,Vin和Vck同為下降沿,Vout應(yīng)跟隨Vck的原狀態(tài)輸出高電平。那么,由△T=Tin-Tck,在Vck第2個下降沿到來時,比Vin的第2個下降沿要遲一個△T,此時Vin為高電平。由下降沿觸發(fā)的D觸發(fā)器的真值表(見表1)可知,此時Vout必輸出低電平,見圖5。
 

 

經(jīng)n個周期,使得(n-1)△T≤Tin/2,n△T>Tin/2時,Vck下降時Vin為高電平,輸出跳變?yōu)楦唠娖?。?jīng)過λTck的時間,Vin比Vck多走了一個周期,再次同時達(dá)到下降沿,但Vout仍為輸出高電平。(λ+1)Tck時,Vck下降沿到來,此時Vin為高電平。Vout再次跳變到低電平。取兩次Vout下降沿的距離作為Vout的周期,得


 

 

對于t0時刻Vin的上升沿與Vck下降沿重合的情況,分析與上面完全類似,可得到相同的結(jié)果。

下面考慮更一般的情況。當(dāng)Tin不是△T的整數(shù)倍時,仍假設(shè)t0時刻輸入不同頻率,不同占空比時Vout和Vck同為下降沿,分析過程同上,不同的是,在Vout經(jīng)過λTck的時間后,由于Tin不是△T的整數(shù)倍,Vin和Vck無法再次同時達(dá)到下降沿,對于下一周期的分析將無法套用以上的過程。

因此考慮一個相對長的時間內(nèi),t0到t0+T之間各信號頻率的關(guān)系。Vin走了T/Tin個下降沿,T/Tin或T/Tin+1個上升沿,Vck走了T/Tck個下降沿。Vin比Vck多走了T/Tin-T/Tck個周期。按以分析方法可得出,Vout會有T/Tin-T/Tck個下降沿,可以認(rèn)為Vout周期為:

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。