由于PLD具有可重復(fù)編程性，在很多時(shí)候不必為實(shí)現(xiàn)一個(gè)新的功能而設(shè)計(jì)新的ASIC，這樣就節(jié)約了大量的設(shè)計(jì)成本。這一優(yōu)點(diǎn)讓PLD近年來(lái)得到了市場(chǎng)的認(rèn)可，又由于開(kāi)發(fā)周期短投入軟件少，PLD在很多領(lǐng)域開(kāi)始取代ASIC的地位。目前其應(yīng)用已經(jīng)涉及到通信、醫(yī)療、工業(yè)控制、系統(tǒng)診斷以及航空航天等諸多領(lǐng)域。

1 系統(tǒng)總體設(shè)計(jì)方案
    本套測(cè)試系統(tǒng)主要由上位機(jī)軟件、通信電纜、控制電路和待測(cè)CPLD組成。上位機(jī)發(fā)送測(cè)試命令通過(guò)USB轉(zhuǎn)串口線送到控制電路，控制電路發(fā)送測(cè)試向量并檢測(cè)測(cè)試響應(yīng)返回上位機(jī)軟件，上位機(jī)軟件進(jìn)行分析、定位和顯示?？偟南到y(tǒng)結(jié)構(gòu)功能圖如圖1所示。

2 待測(cè)CPLD
    Lattice半導(dǎo)體公司的在系統(tǒng)可編程大規(guī)模集成電路(ispLSI)系列，是一種結(jié)合了PLD易用性、高性能和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的靈活性和高密度特性的可編程邏輯器件。ispLSI1032E是該系列器件中的一款性價(jià)比極高的芯片，它的高集成度、低功耗、很強(qiáng)的可重構(gòu)能力、保密性好和在系統(tǒng)編程等特性使它被廣泛應(yīng)用于電子系統(tǒng)的設(shè)計(jì)。
    ispLSI1032E是包含192個(gè)寄存器、64個(gè)通用I/O管腳、8個(gè)專用輸入管腳、4個(gè)專用時(shí)鐘輸入管腳和一個(gè)全局布線區(qū)（GRP）的高密度可編程邏輯器件。GRP能為所有這些部件之間提供完善的互聯(lián)。ispLSI1032E器件上的基本邏輯單元是萬(wàn)能邏輯塊(GLB)， GLB包括A0、A1…D7[1]。在ispLSI1032E器件內(nèi)總共存在32個(gè)GLB，每個(gè)GLB都有18個(gè)輸入、一個(gè)可編程的與/或/異或陣列以及4個(gè)既能構(gòu)成組合式的又能構(gòu)成寄存器式的輸出。GLB的輸入來(lái)自GRP和專用的輸入，所有GLB的輸出都被送入GRP，以便能把它們連接到器件上任何GLB的輸入[1]。
3 控制電路
    控制電路的主控芯片采用的是Lattice公司的ispMACH4A5系列的M4A5-192芯片，該芯片有192個(gè)宏單元，在引腳數(shù)目和邏輯資源數(shù)目方面，都能很好地滿足測(cè)試ispLSI1032E?？刂齐娐分饕?fù)責(zé)接收命令之后發(fā)送控制命令控制繼電器的關(guān)斷和發(fā)送測(cè)試向量，然后接收測(cè)試數(shù)據(jù)并返回上位機(jī)。
4 測(cè)試步驟
    對(duì)于ispLSI1032E的測(cè)試是基于“分治法”[2]的思想，對(duì)待測(cè)電路只進(jìn)行三次電路配置，施加對(duì)應(yīng)的測(cè)試向量，就可以把性能指標(biāo)和芯片可能出現(xiàn)的故障予以覆蓋。該芯片有64個(gè)I/O管腳，把I/O0~I/O31作為輸入，I/O32~I/O63作為輸出配置一次，I/O32~I/O63作為輸入，I/O0~I/O31作為輸出配置一次，然后內(nèi)部組合邏輯功能測(cè)試配置一次。另外該套裝置還具有自檢功能，在開(kāi)始測(cè)試之前，先不放入待測(cè)芯片，通過(guò)從上位機(jī)發(fā)送相應(yīng)的命令，控制電路接收到命令后控制相應(yīng)的繼電器的通斷，來(lái)進(jìn)行輸入輸出自檢，也可以用示波器進(jìn)行觀測(cè)，確保裝置沒(méi)有任何問(wèn)題之后再進(jìn)行待測(cè)芯片的測(cè)試。整體測(cè)試流程如圖2所示。

4.1 配置電路一的測(cè)試
    (1)芯片輸入輸出基本功能測(cè)試。配置電路一下載到ispLSI1032E之后，I/O0~I/O31輸入，I/O32~I/O63輸出。控制電路輸出相應(yīng)的控制信號(hào)之后，ispLSI1032E的4個(gè)BANK的所有I/O都直接連通，不與D/A輸出相連，確保I/O腳的輸出不進(jìn)入A/D進(jìn)行采樣。利用一定算法分別輸入0000H時(shí)返回$TEST1-1，XXH,XXH,XXH,XXH；輸入FFFFH時(shí)返回$TEST1-2，XXH,XXH,XXH,XXH。輸入0000H時(shí)返回$TEST1-3，XXH,XXH,XXH,XXH;輸入FFFFH時(shí)返回$TEST1-4，XXH,XXH,XXH,XXH。上位機(jī)根據(jù)返回的四組數(shù)據(jù), 利用一套異或/或邏輯算法就能分析出I/O0-I/O31作為輸入，I/O32-I/O63輸出哪些引腳有故障。
    (2)芯片傳輸延遲測(cè)試。示波器的CH1、CH3測(cè)試ispLSI1032E的BANK1和BANK3之間的傳輸延時(shí)，CH1、CH4測(cè)試ispLSI1032E的BANK1和BANK4之間的傳輸延時(shí)，CH1為輸入端。示波器的CH2、CH3測(cè)試ispLSI1032E的BANK2和BANK3之間的傳輸延時(shí)，CH2、CH4測(cè)試ispLSI1032E的BANK2和BANK4之間的傳輸延時(shí)，CH2為輸入端。把示波器通過(guò)GPIB線和PC機(jī)相連，上位機(jī)軟件發(fā)出測(cè)試延時(shí)命令并自動(dòng)捕獲和存儲(chǔ)示波器的屏幕，對(duì)比觀察延時(shí)數(shù)據(jù)。
    (3)芯片輸入信號(hào)閾值的測(cè)試。采用四通道16位A/D轉(zhuǎn)換芯片,控制電路發(fā)出控制命令，BANK3的I/O32和BANK4的I/O48接到A/D的AD2和AD3輸入端， BANK1的I/O0接D/A輸出,通過(guò)A/D轉(zhuǎn)換AD2，AD3采樣判斷I/O0對(duì)I/O32和I/O48的閾值范圍；然后BANK2的I/O16接D/A輸出，通過(guò)A/D轉(zhuǎn)換AD2，AD3采樣判斷I/O16對(duì)I/O32和I/O48的閾值范圍。
4.2 配置電路二的測(cè)試
    配置電路二與配置電路一基本類似，只是I/O管腳輸入輸出反向，控制相應(yīng)繼電器的關(guān)斷即可。
4.3 內(nèi)部邏輯資源測(cè)試
　    根據(jù)ispLSI1032E的內(nèi)部結(jié)構(gòu)，在4個(gè)BANK包含的32個(gè)GLB充分利用的情況下，設(shè)計(jì)出相應(yīng)的乘法器，將I/O0~I/O31作輸入，I/O32~I/O63作輸出，控制電路輸出控制信號(hào)，設(shè)計(jì)一組測(cè)試輸入序列，通過(guò)串口返回輸出數(shù)據(jù)分析芯片內(nèi)部資源是否有故障。在內(nèi)部邏輯資源的測(cè)試中斷開(kāi)相應(yīng)的跳線即可測(cè)試功耗。
5 測(cè)試系統(tǒng)
    由于本測(cè)試系統(tǒng)采用的芯片都是Lattice公司的ispLSI系列，所以為了節(jié)約測(cè)試時(shí)間,提高測(cè)試效率，可以采用菊花鏈?zhǔn)揭淮蜗螺d程序到主控芯片和待測(cè)芯片。整個(gè)測(cè)試系統(tǒng)如圖3。

    本套裝置具有自檢功能，留有接口，稍加改裝即可測(cè)試同類芯片，同時(shí)能將芯片的性能指標(biāo)和可能出現(xiàn)的故障予以充分覆蓋，摒棄了其他的測(cè)試系統(tǒng)僅存在于理論或者只測(cè)試其單一方面的缺陷，具有很好的實(shí)用價(jià)值，目前在工業(yè)測(cè)試系統(tǒng)中使用良好。
參考文獻(xiàn)
[1] Lattice. ispLSI1032E datasheet.1997.
[2] 于明. CPLD測(cè)試方法研究[J].電子測(cè)試，2010(1):38-43.
[3] 黃維康. FPGA的測(cè)試[J]. 計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)， 2000,12(5):396-400.
[4] 陳慶孔. FPGA的測(cè)試[D]. 南京: 南京理工大學(xué)， 2009.
[5] 周濤. FPGA的測(cè)試[D]. 成都：電子科技大學(xué)， 2006.
[6] 龍祖利, 王子云. FPGA測(cè)試技術(shù)及ATE實(shí)現(xiàn)[J].計(jì)算機(jī)工程與應(yīng)用， 2011,47(6):65-67.
[7] 杜社會(huì). FPGA時(shí)延故障測(cè)試技術(shù)研究[D]. 長(zhǎng)沙：湖南大學(xué),2008.
[8] 王秀珍, 薛萍. In-system可編程器件的應(yīng)用[J]. 寧波工程學(xué)院學(xué)報(bào)， 2006(4):57-59.
[9] 石堅(jiān), 吳丹, 韓紅星. ispLSI測(cè)試[J]. 計(jì)算機(jī)與數(shù)字工程, 2005(9):85-88.
[10] 石堅(jiān), 吳丹, 韓紅星. Lattice可編程器件測(cè)試程序開(kāi)發(fā)技術(shù)[J]. 計(jì)算機(jī)與數(shù)字工程, 2004,32(1):38-41.