《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動(dòng)態(tài) > SuVolta在IDEM會(huì)議上發(fā)布DDC技術(shù)的電路級(jí)性能與功耗優(yōu)勢

SuVolta在IDEM會(huì)議上發(fā)布DDC技術(shù)的電路級(jí)性能與功耗優(yōu)勢

基于DDC的首個(gè)產(chǎn)品預(yù)計(jì)于2013上半年推出
2012-12-11
關(guān)鍵詞: IC設(shè)計(jì)軟件 DDC

    致力于開發(fā)低功耗CMOS技術(shù)的公司SuVolta今日發(fā)布了一項(xiàng)旨在展示其DDC(深度耗盡通道,Deeply Depleted Channel™)技術(shù)在性能和功耗方面優(yōu)勢的測試結(jié)果。該結(jié)果來自于采用SuVolta PowerShrink™低功耗CMOS平臺(tái)設(shè)計(jì)、并由富士通半導(dǎo)體有限公司的65納米低功耗工藝制造的模擬及數(shù)字電路。SuVolta與富士通半導(dǎo)體在12月10日舊金山開幕的IEDM會(huì)議上發(fā)表的文章中將公布這項(xiàng)成果。

    富士通半導(dǎo)體有限公司的高級(jí)執(zhí)行副總裁HaruyoshiYagi博士指出:“IEDM文章的結(jié)果證實(shí),富士通半導(dǎo)體基于DDC的工藝提供了65納米或55納米工藝所能達(dá)到的性能與功耗的最佳組合。DDC技術(shù)與富士通半導(dǎo)體低功耗工藝的集成實(shí)現(xiàn)我們的全部預(yù)期?;贒DC的技術(shù)將于2013上半年在55納米工藝實(shí)現(xiàn)商品化。”

    兩家公司對(duì)分別采用富士通半導(dǎo)體的標(biāo)準(zhǔn)工藝和DDC技術(shù)制造的相同電路進(jìn)行了比較。除了其他優(yōu)勢,DDC技術(shù)將1.2V工作電壓、相同功耗下的數(shù)字電路性能提高了大約30%。如果將工作電壓降到0.9V,同等性能下DDC技術(shù)則可將功耗降低47%。DDC在功耗和性能上的提高得益于全域以及局部閾值電壓波動(dòng)減小、基體效應(yīng)提高以及有效電流(IEFF)提高等器件參數(shù)方面的優(yōu)勢。

    富士通半導(dǎo)體是SuVolta DDC技術(shù)的首家授權(quán)用戶。自從2011年6月宣布合作以來,兩家公司在65納米和55納米節(jié)點(diǎn)上共同開發(fā)DDC技術(shù),并于2011年的IEDM會(huì)議上介紹了通過DDC技術(shù)與富士通半導(dǎo)體的低功耗工藝集成而實(shí)現(xiàn)的SRAM模塊在0.425V低工作電壓下的低功耗運(yùn)行。在今年的IEDM會(huì)議上,SuVolta展示的電路結(jié)果顯示,DDC技術(shù)可帶來更高速或更低功耗的運(yùn)行(取決于設(shè)計(jì)需求)。具體優(yōu)勢包括:

·         相同工作頻率下環(huán)型振蕩器的動(dòng)態(tài)功耗降低近50%,相同功耗下性能則可以提高約30%

·         全域閾值電壓(VT)波動(dòng)減小一個(gè)標(biāo)準(zhǔn)偏差

·         低電源電壓(VDD)下有效電流(IEFF)最高可增大80%

·         適當(dāng)偏壓可緊縮邊角設(shè)計(jì)

·         跨導(dǎo)運(yùn)算放大器(OTA)電路增益即便在低工作電壓下也有12dB的提升

·         全域以及局部鏡像電源匹配都得到了提高

    SuVolta公司總裁兼首席執(zhí)行官Bruce McWilliams博士表示:“采用基于DDC技術(shù)的富士通半導(dǎo)體55納米工藝制造的產(chǎn)品將很快面世,我們對(duì)此感到非常高興。通過顯著提升性能和高達(dá)50%的功耗降低,SuVolta公司正為業(yè)界提供一項(xiàng)靈活而低成本的器件技術(shù)選擇,從而延續(xù)CMOS技術(shù)的優(yōu)勢。”

    2012年國際電子器件會(huì)議(IEDM)將于12月10日至12日在加利福尼亞州舊金山市的聯(lián)合廣場希爾頓酒店召開。SuVolta與富士通半導(dǎo)體合作的“一種增強(qiáng)數(shù)字與模擬電路功耗/性能的高集成65nm系統(tǒng)級(jí)芯片工藝(A Highly Integrated 65nm SoC Process with Enhanced Power/Performance of Digital and Analog Circuits)”一文將于12月11日(星期二)在會(huì)期14.4時(shí)段進(jìn)行演講。更多信息,請(qǐng)?jiān)L問:http://www.his.com/~iedm/.

 

關(guān)于SuVolta公司

SuVolta公司致力于開發(fā)和授權(quán)能夠有效降低IC功耗并同時(shí)保持其運(yùn)行性能的可微縮半導(dǎo)體技術(shù)。SuVolta公司總部位于硅谷,并擁有一批世界一流的工程師和科學(xué)家,在技術(shù)研發(fā)和創(chuàng)新方面具有悠久的歷史,并推動(dòng)半導(dǎo)體行業(yè)的發(fā)展。SuVolta公司獲得了包括Kleiner Perkins Caufield& Byers  (KPCB),August Capital, NEA, Bright Capital, Northgate Capital以及DAG Ventures等主導(dǎo)風(fēng)險(xiǎn)投資公司的支持。欲了解更多信息,請(qǐng)?jiān)L問www.suvolta.com。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。