摘  要： 提出了一種基于觸發(fā)器行為的J、K激勵函數(shù)的最小化方法，并通過同步時序邏輯電路的設(shè)計來體現(xiàn)該方法的優(yōu)越性。
關(guān)鍵詞： J、K觸發(fā)器；激勵函數(shù)；同步時序邏輯電路

　在數(shù)字邏輯電路的設(shè)計中，遵循的設(shè)計準則是[1]：在保證所設(shè)計的時序邏輯電路具有正確功能的前提下，觸發(fā)器的激勵函數(shù)應(yīng)該最小化，從而簡化電路結(jié)構(gòu)，即使用較簡單且較少的門電路。簡化電路結(jié)構(gòu)也可帶來減少電路面積、降低電路功耗、減低電路成本等一系列的優(yōu)點。因此，簡化電路是邏輯設(shè)計的主要目標。
用JK觸發(fā)器進行時序邏輯電路設(shè)計時，目前主要文獻介紹的方法是[2]：先求觸發(fā)器最小化的次態(tài)函數(shù)，再與觸發(fā)器的特性方程對比求J、K激勵函數(shù)。但大家會發(fā)現(xiàn)使用該方法不但非常繁瑣而且不能保證獲得的J、K激勵函數(shù)是最小化的。同時次態(tài)函數(shù)和J、K激勵函數(shù)對應(yīng)關(guān)系不明顯，對于邊沿J、K觸發(fā)器的同步時序電路設(shè)計也變得無規(guī)律所尋。
　所以本文在深入分析J、K觸發(fā)器的激勵函數(shù)和次態(tài)函數(shù)關(guān)系的基礎(chǔ)上，提出了一種基于觸發(fā)器行為的J、K激勵函數(shù)的最小化方法[3]并結(jié)合次態(tài)聯(lián)合卡諾圖進行化簡，同時通過同步時序邏輯電路的設(shè)計來體現(xiàn)該方法對激勵函數(shù)最小化的簡便之處。



　（3）優(yōu)越性分析
　本次設(shè)計利用了次態(tài)聯(lián)合卡諾圖，設(shè)計更加精確合理。通過激勵函數(shù)最小化的方法使得設(shè)計的邏輯電路能達到最優(yōu)化。最后在檢驗自啟動功能時，無需將無效狀態(tài)對應(yīng)的編碼代入次態(tài)函數(shù)表達式中計算次態(tài)，而只要根據(jù)聯(lián)合卡諾圖的分圖來檢驗自啟動，無需計算，準確又方便地描述了現(xiàn)態(tài)與次態(tài)的轉(zhuǎn)換關(guān)系。

通過認識目前對激勵函數(shù)最小化的不足，本文則從J、K觸發(fā)器的激勵函數(shù)和次態(tài)函數(shù)的關(guān)系出發(fā)，進一步結(jié)合次態(tài)聯(lián)合卡諾圖推導(dǎo)出了一種激勵函數(shù)最小化的方法。同時通過對邊沿J、K觸發(fā)器的同步時序電路設(shè)計表現(xiàn)了該方法的簡單可行。對于時序電路自啟動功能的檢查，無論涉及到同步時序電路還是異步時序電路，本文的方法都具有其獨特優(yōu)勢。
參考文獻
[1] 吳訓威，陳豪.基于觸發(fā)行為的J、K激勵函數(shù)的最小化技術(shù)[J].浙江大學學報（理學版），2004，31（2）：163-166.
[2] 余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡明教程[M].北京：高等教育出版社，1998.
[3] 任駿原，張鳳云.電子線路專題研究[M].成都：西南交通大學出版社，1995.
[4] ROFAILSS M， KS Y. Design of high performance double edge-riggered flip2flops[J]. Circuits Devices Syst，2000，147（56）：219-223.
[5] 吳訓威，陳豪．關(guān)于檢驗與消除競爭冒險的完整代數(shù)分析[J]．浙江大學學報（理學版），2003，30（6）：655-656．
[6] 盧容德．聯(lián)合卡諾圖在邏輯電路分析中的應(yīng)用[Ｊ]．長江大學學報（自然科學版），２００９，６（４）：６１－６５．