摘  要： 基于上華0.5 μm工藝設(shè)計(jì)了用于DC/DC的CMOS低壓差線(xiàn)性穩(wěn)壓器,其輸入電壓為3.3 V，輸出電壓為1.2 V，最大輸出電流為100 mA; 提出了一種補(bǔ)償網(wǎng)絡(luò)，保證負(fù)載電流發(fā)生變化時(shí)，LDO具有高穩(wěn)定性。此外，還設(shè)計(jì)了一種瞬態(tài)響應(yīng)改善電路來(lái)提高負(fù)載瞬態(tài)響應(yīng)。仿真結(jié)果表明，該 LDO在不同負(fù)載情況下的相位裕度均為80°，流片測(cè)試結(jié)果顯示瞬態(tài)響應(yīng)良好。
關(guān)鍵詞： 補(bǔ)償網(wǎng)絡(luò)； 低壓差； 瞬態(tài)響應(yīng)

    眾所周知，穩(wěn)定性是低壓差線(xiàn)性穩(wěn)壓器的一個(gè)重要指標(biāo)，傳統(tǒng)LDO通常采用ESR電阻與輸出電容串聯(lián)產(chǎn)生的零點(diǎn)來(lái)抵消次極點(diǎn)以保證穩(wěn)定性[1-4]，但當(dāng)負(fù)載電流變化很大時(shí)，次極點(diǎn)位置會(huì)發(fā)生顯著變化，導(dǎo)致ESR零點(diǎn)不能跟蹤極點(diǎn)的變化，從而影響LDO的穩(wěn)定性。而且如果在負(fù)載電流跳變瞬間，輸出電壓欠沖或過(guò)沖則會(huì)直接影響后續(xù)電路模塊的正常工作[5]。本文設(shè)計(jì)的LDO主要用于DC/DC中帶隙基準(zhǔn)參考源的輸出端，既可以達(dá)到濾波的目的，又可以提高輸出電壓的穩(wěn)壓精度。該LDO線(xiàn)性穩(wěn)壓器能夠在輸出端負(fù)載電流發(fā)生跳變時(shí)，一方面保證其輸出具有良好的瞬態(tài)響應(yīng)能力，另一方面其環(huán)路增益和相位裕度不會(huì)發(fā)生太大變化。
1 補(bǔ)償網(wǎng)絡(luò)分析
    圖1所示為本文提出的帶補(bǔ)償網(wǎng)絡(luò)的LDO結(jié)構(gòu)，其中VIN為DC/DC輸入端電壓(為3.3 V），VREF為帶隙基準(zhǔn)源提供的參考電壓(為1.2 V）。MP為P型調(diào)整管， M2～M5組成的負(fù)反饋可以將M1的漏極電壓箝位到與MP漏極電壓相同，從而使M1能夠準(zhǔn)確地感應(yīng)調(diào)整管MP的電流。當(dāng)負(fù)載電流增大時(shí)，M1采樣到MP電流的變化，從而M2、M4電流增大，使得M4的Vgs增大， M6、M7電流增大，使得M8輸出電阻減少，從而M8與CC組成的零極點(diǎn)向高頻移動(dòng)。同理，當(dāng)輸出電流減少時(shí)，M8電阻增大，與CC組成的零極點(diǎn)向低頻移動(dòng)。因此，M8相當(dāng)于一個(gè)可調(diào)電阻，其阻值根據(jù)負(fù)載電流變化而變化，只要合理選擇電容CC和M8的尺寸就可以很好地跟蹤輸出端極點(diǎn)，能夠起到補(bǔ)償穩(wěn)定性的作用。

2 LDO結(jié)構(gòu)分析
    圖3所示為L(zhǎng)DO的整體結(jié)構(gòu)圖。為了保證環(huán)路增益，誤差放大器的增益應(yīng)該設(shè)計(jì)得足夠大。該LDO誤差放大器采用對(duì)稱(chēng)式共源共柵電流鏡結(jié)構(gòu)，能夠在很大程度上提高LDO的環(huán)路增益。由于LDO第二級(jí)采用的是PMOS形式的Buffer結(jié)構(gòu)，對(duì)輸出電壓有一定的下拉作用，從而對(duì)負(fù)載電流增大導(dǎo)致的輸出電壓下跳具有改善作用，所以該瞬態(tài)響應(yīng)改善電路主要是解決負(fù)載電流下降導(dǎo)致輸出電壓上跳的情況。圖中虛線(xiàn)框?yàn)楸疚奶岢龅乃矐B(tài)響應(yīng)改善電路，由于M28與M29之間存在固有的失調(diào)，當(dāng)負(fù)載電流保持不變或減少時(shí)，Q點(diǎn)為高電平，M30導(dǎo)通，通過(guò)M10向VG點(diǎn)注入電流，MP的柵極電壓增大，使得輸出電壓VOUT減小，從而減少了由于負(fù)載電流跳變而導(dǎo)致的上沖電壓；當(dāng)負(fù)載電流增大時(shí)，輸出電壓下降，此時(shí)Q點(diǎn)為低電平，M30關(guān)閉，對(duì)電路沒(méi)有影響。

    由第1節(jié)的分析可知，當(dāng)負(fù)載電流增大時(shí)，次極點(diǎn)p2向高頻移動(dòng)，通過(guò)反饋使得A點(diǎn)電壓下降，由于感應(yīng)電容CF的存在，C點(diǎn)能快速跟隨A點(diǎn)變化，從而C點(diǎn)電壓以及M8的柵極電壓下降，導(dǎo)致M8的輸出電阻下降，從而z1瞬間向高頻移動(dòng)，同理，當(dāng)負(fù)載電流減少時(shí)，次極點(diǎn)p2向低頻移動(dòng)，通過(guò)反饋使得A點(diǎn)電壓上升，通過(guò)CF，C點(diǎn)能快速跟隨A點(diǎn)變化，從而M8的柵極電壓升高，導(dǎo)致M8的輸出電阻增大，從而z1瞬間向低頻移動(dòng)。所以，通過(guò)感應(yīng)電容CF，補(bǔ)償零點(diǎn)z1能夠快速地跟隨p2，而不是經(jīng)過(guò)M1～M7組成的負(fù)反饋，就能夠快速地補(bǔ)償負(fù)載電流跳變而帶來(lái)的穩(wěn)定性問(wèn)題。由于CF只有300 fF,所以對(duì)系統(tǒng)穩(wěn)定性的影響可以忽略不計(jì)。
3 仿真和測(cè)試結(jié)果
    圖4為負(fù)載電流分別為1 mA和100 mA時(shí)的LDO穩(wěn)定性仿真圖。當(dāng)負(fù)載電流為1 mA時(shí)，輸出極點(diǎn)和補(bǔ)償零點(diǎn)處在低頻處；當(dāng)負(fù)載電流為100 mA時(shí)，補(bǔ)償零點(diǎn)跟隨輸出極點(diǎn)移到高頻處，環(huán)路增益和相位裕度分別為82 dB和80°。

    圖5為L(zhǎng)DO改進(jìn)前后負(fù)載瞬態(tài)響應(yīng)仿真結(jié)果對(duì)比，圖中上面波形為改進(jìn)前(即未加瞬態(tài)響應(yīng)提高電路)的LDO輸出電壓，中間波形為改進(jìn)后(即加了瞬態(tài)響應(yīng)提高電路)的LDO輸出電壓，下面波形為負(fù)載電流。由圖5可知，改進(jìn)前的欠沖電壓(undershoot)和過(guò)沖電壓(overshoot)分別為199 mV和154 mV左右，改進(jìn)后分別為81 mV和80 mV。

    圖6為L(zhǎng)DO負(fù)載電流在變化范圍50 mA～100 mA時(shí)瞬態(tài)響應(yīng)測(cè)試結(jié)果，圖中上面波形為L(zhǎng)DO的輸出電壓，下面波形為負(fù)載電流。由圖6可知，負(fù)載電流從100 mA跳變到50 mA時(shí)，輸出電壓過(guò)沖電壓為50 mV左右；負(fù)載電流從50 mA跳變到100 mA時(shí)，輸出電壓欠沖61 mV。
    圖7為L(zhǎng)DO負(fù)載電流在變化范圍1 mA～100 mA時(shí)的瞬態(tài)響應(yīng)測(cè)試結(jié)果，圖中上面波形為L(zhǎng)DO的輸出電壓，下面波形為負(fù)載電流。由圖7可知,負(fù)載電流從1 mA跳變到100 mA時(shí)，輸出電壓欠沖電壓為88 mV左右；負(fù)載電流從100 mA跳變到1 mA時(shí)，輸出電壓過(guò)沖97 mV。
    在tt corner下，LDO參數(shù)仿真和測(cè)試的結(jié)果統(tǒng)計(jì)如表1所示。   

  通過(guò)以上分析和仿真結(jié)果可知，采用本文設(shè)計(jì)的補(bǔ)償網(wǎng)絡(luò)結(jié)構(gòu)和瞬態(tài)響應(yīng)改善電路獲得了高穩(wěn)定性和快速瞬態(tài)響應(yīng)的低壓差線(xiàn)性穩(wěn)壓器,當(dāng)負(fù)載電流在1 mA～100 mA變化時(shí)，LDO的相位裕度始終保持在80°左右，而且電源抑制比(PSRR)良好。通過(guò)樣片測(cè)試可知，undershoot和overshoot電壓都小于100 mV。因此，本文提出的瞬態(tài)響應(yīng)改善電路和補(bǔ)償網(wǎng)絡(luò)對(duì)LDO的性能有很大程度的提高。
參考文獻(xiàn)
[1] 占世武.低壓差線(xiàn)性穩(wěn)壓器的研究和設(shè)計(jì)[D].西安:西安電子科技大學(xué),2011.
[2] HENG S,PHAM C K. Improvement of power supply rejection ratio of LDO deteriorated by reducing power consumption[C].Integrated Circuit Design and Technology Conference, Grenoble: FRANCE,2008(2):43-46.
[3] CHAVA C K, Silva-Martínez J. A frequency compensation scheme for LDO voltage regulators[J]. IEEE Transactions on Circuits and Systems, 2004,51(6):1041-1050.
[4] 楊錦文,馮全源.基于嵌入式密勒補(bǔ)償技術(shù)的LDO放大器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2006,23(3):1-4.
[5] LEUNG K N. Frequency compensarion in low-dropout regulafor[J]. The Hong Kong University of Science and Technology, 1998,31(4):841-847.