摘 要： 基于上華0.5 μm工藝設計了用于DC/DC的CMOS低壓差線性穩(wěn)壓器,其輸入電壓為3.3 V，輸出電壓為1.2 V，最大輸出電流為100 mA; 提出了一種補償網(wǎng)絡，保證負載電流發(fā)生變化時，LDO具有高穩(wěn)定性。此外，還設計了一種瞬態(tài)響應改善電路來提高負載瞬態(tài)響應。仿真結(jié)果表明，該 LDO在不同負載情況下的相位裕度均為80°，流片測試結(jié)果顯示瞬態(tài)響應良好。
關鍵詞： 補償網(wǎng)絡； 低壓差； 瞬態(tài)響應
眾所周知，穩(wěn)定性是低壓差線性穩(wěn)壓器的一個重要指標，傳統(tǒng)LDO通常采用ESR電阻與輸出電容串聯(lián)產(chǎn)生的零點來抵消次極點以保證穩(wěn)定性[1-4]，但當負載電流變化很大時，次極點位置會發(fā)生顯著變化，導致ESR零點不能跟蹤極點的變化，從而影響LDO的穩(wěn)定性。而且如果在負載電流跳變瞬間，輸出電壓欠沖或過沖則會直接影響后續(xù)電路模塊的正常工作[5]。本文設計的LDO主要用于DC/DC中帶隙基準參考源的輸出端，既可以達到濾波的目的，又可以提高輸出電壓的穩(wěn)壓精度。該LDO線性穩(wěn)壓器能夠在輸出端負載電流發(fā)生跳變時，一方面保證其輸出具有良好的瞬態(tài)響應能力，另一方面其環(huán)路增益和相位裕度不會發(fā)生太大變化。
1 補償網(wǎng)絡分析
圖1所示為本文提出的帶補償網(wǎng)絡的LDO結(jié)構(gòu)，其中VIN為DC/DC輸入端電壓(為3.3 V），VREF為帶隙基準源提供的參考電壓(為1.2 V）。MP為P型調(diào)整管， M2～M5組成的負反饋可以將M1的漏極電壓箝位到與MP漏極電壓相同，從而使M1能夠準確地感應調(diào)整管MP的電流。當負載電流增大時，M1采樣到MP電流的變化，從而M2、M4電流增大，使得M4的Vgs增大， M6、M7電流增大，使得M8輸出電阻減少，從而M8與CC組成的零極點向高頻移動。同理，當輸出電流減少時，M8電阻增大，與CC組成的零極點向低頻移動。因此，M8相當于一個可調(diào)電阻，其阻值根據(jù)負載電流變化而變化，只要合理選擇電容CC和M8的尺寸就可以很好地跟蹤輸出端極點，能夠起到補償穩(wěn)定性的作用。
2 LDO結(jié)構(gòu)分析
圖3所示為LDO的整體結(jié)構(gòu)圖。為了保證環(huán)路增益，誤差放大器的增益應該設計得足夠大。該LDO誤差放大器采用對稱式共源共柵電流鏡結(jié)構(gòu)，能夠在很大程度上提高LDO的環(huán)路增益。由于LDO第二級采用的是PMOS形式的Buffer結(jié)構(gòu)，對輸出電壓有一定的下拉作用，從而對負載電流增大導致的輸出電壓下跳具有改善作用，所以該瞬態(tài)響應改善電路主要是解決負載電流下降導致輸出電壓上跳的情況。圖中虛線框為本文提出的瞬態(tài)響應改善電路，由于M28與M29之間存在固有的失調(diào)，當負載電流保持不變或減少時，Q點為高電平，M30導通，通過M10向VG點注入電流，MP的柵極電壓增大，使得輸出電壓VOUT減小，從而減少了由于負載電流跳變而導致的上沖電壓；當負載電流增大時，輸出電壓下降，此時Q點為低電平，M30關閉，對電路沒有影響。
由第1節(jié)的分析可知，當負載電流增大時，次極點p2向高頻移動，通過反饋使得A點電壓下降，由于感應電容CF的存在，C點能快速跟隨A點變化，從而C點電壓以及M8的柵極電壓下降，導致M8的輸出電阻下降，從而z1瞬間向高頻移動，同理，當負載電流減少時，次極點p2向低頻移動，通過反饋使得A點電壓上升，通過CF，C點能快速跟隨A點變化，從而M8的柵極電壓升高，導致M8的輸出電阻增大，從而z1瞬間向低頻移動。所以，通過感應電容CF，補償零點z1能夠快速地跟隨p2，而不是經(jīng)過M1～M7組成的負反饋，就能夠快速地補償負載電流跳變而帶來的穩(wěn)定性問題。由于CF只有300 fF,所以對系統(tǒng)穩(wěn)定性的影響可以忽略不計。
3 仿真和測試結(jié)果
圖4為負載電流分別為1 mA和100 mA時的LDO穩(wěn)定性仿真圖。當負載電流為1 mA時，輸出極點和補償零點處在低頻處；當負載電流為100 mA時，補償零點跟隨輸出極點移到高頻處，環(huán)路增益和相位裕度分別為82 dB和80°。
圖5為LDO改進前后負載瞬態(tài)響應仿真結(jié)果對比，圖中上面波形為改進前(即未加瞬態(tài)響應提高電路)的LDO輸出電壓，中間波形為改進后(即加了瞬態(tài)響應提高電路)的LDO輸出電壓，下面波形為負載電流。由圖5可知，改進前的欠沖電壓(undershoot)和過沖電壓(overshoot)分別為199 mV和154 mV左右，改進后分別為81 mV和80 mV。
圖6為LDO負載電流在變化范圍50 mA～100 mA時瞬態(tài)響應測試結(jié)果，圖中上面波形為LDO的輸出電壓，下面波形為負載電流。由圖6可知，負載電流從100 mA跳變到50 mA時，輸出電壓過沖電壓為50 mV左右；負載電流從50 mA跳變到100 mA時，輸出電壓欠沖61 mV。
圖7為LDO負載電流在變化范圍1 mA～100 mA時的瞬態(tài)響應測試結(jié)果，圖中上面波形為LDO的輸出電壓，下面波形為負載電流。由圖7可知,負載電流從1 mA跳變到100 mA時，輸出電壓欠沖電壓為88 mV左右；負載電流從100 mA跳變到1 mA時，輸出電壓過沖97 mV。
在tt corner下，LDO參數(shù)仿真和測試的結(jié)果統(tǒng)計如表1所示。
通過以上分析和仿真結(jié)果可知，采用本文設計的補償網(wǎng)絡結(jié)構(gòu)和瞬態(tài)響應改善電路獲得了高穩(wěn)定性和快速瞬態(tài)響應的低壓差線性穩(wěn)壓器,當負載電流在1 mA～100 mA變化時，LDO的相位裕度始終保持在80°左右，而且電源抑制比(PSRR)良好。通過樣片測試可知，undershoot和overshoot電壓都小于100 mV。因此，本文提出的瞬態(tài)響應改善電路和補償網(wǎng)絡對LDO的性能有很大程度的提高。
參考文獻
[1] 占世武.低壓差線性穩(wěn)壓器的研究和設計[D].西安:西安電子科技大學,2011.
[2] HENG S,PHAM C K. Improvement of power supply rejection ratio of LDO deteriorated by reducing power consumption[C].Integrated Circuit Design and Technology Conference, Grenoble: FRANCE,2008(2):43-46.
[3] CHAVA C K, Silva-Martínez J. A frequency compensation scheme for LDO voltage regulators[J]. IEEE Transactions on Circuits and Systems, 2004,51(6):1041-1050.
[4] 楊錦文,馮全源.基于嵌入式密勒補償技術(shù)的LDO放大器設計[J].微電子學與計算機，2006,23(3):1-4.
[5] LEUNG K N. Frequency compensarion in low-dropout regulafor[J]. The Hong Kong University of Science and Technology, 1998,31(4):841-847.