文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2014)01-0013-03
激光光通信系統(tǒng)中，通信鏈路成功建立主要是由激光通信設(shè)備中的APT系統(tǒng)完成的。APT系統(tǒng)利用光電圖像傳感器攝取視頻信號(hào)，送入圖像處理單元進(jìn)行處理和分析，計(jì)算目標(biāo)光斑在每一幀的坐標(biāo)偏移，控制天線(xiàn)軸的姿態(tài)，進(jìn)而實(shí)現(xiàn)通信終端雙方自動(dòng)瞄準(zhǔn)、捕獲和跟蹤。但激光通信環(huán)境復(fù)雜，容易受到各種干擾造成跟蹤失敗[1]。目前消除干擾的傳統(tǒng)做法是提高跟蹤帶寬，即利用高幀頻圖像處理設(shè)備提高采樣頻率。因此本文提出了一種以高性?xún)r(jià)比的定點(diǎn)DSP與FPGA芯片作為系統(tǒng)控制單元，以L(fǎng)UPA-300 COMS圖像傳感器作為光電探測(cè)單元設(shè)計(jì)并實(shí)現(xiàn)了一套高幀頻激光光斑采集設(shè)備。該系統(tǒng)利用LUPA-300靈活的開(kāi)窗功能，不但滿(mǎn)足粗跟蹤高像素的要求，而且還可以通過(guò)開(kāi)窗降低圖像傳感器的有效像素，提高幀頻率，達(dá)到精跟蹤對(duì)速度的要求，在激光通信中具有很高的實(shí)用價(jià)值。
1 系統(tǒng)硬件設(shè)計(jì)
系統(tǒng)設(shè)計(jì)的難點(diǎn)在于高速圖像的獲取并在最短的時(shí)間內(nèi)完成圖像的處理。為此，系統(tǒng)選用了LUPA-300高速COMS圖像傳感器作為高速圖像獲取單元實(shí)現(xiàn)高速圖像的采集。該款圖像傳感器最大速率為80 Mb/s，在面陣輸出有效像素640×480時(shí)，幀頻可達(dá)到250 f/s。支持開(kāi)窗功能，通過(guò)3線(xiàn)SPI接口對(duì)圖像傳感器進(jìn)行靈活配置，在窗口面積為128×128時(shí)幀頻更可高達(dá)3 790 f/s[2]。同時(shí)選取高性?xún)r(jià)比的DSP處理芯片TMS320C6413實(shí)現(xiàn)圖像處理工作。該處理器是TMS320C64X系列定點(diǎn)DSP控制器，集成了多個(gè)功能單元，可同時(shí)執(zhí)行8條指令，其運(yùn)算能力可達(dá)到3 200 MIPS，特別適合用于通信、醫(yī)療和圖像處理設(shè)備中。
另外，為了方便控制圖像傳感器，圖像傳感器采集的圖像信息還需要正確地傳輸?shù)紻SP中，以實(shí)現(xiàn)圖像采集與圖像處理并行運(yùn)行。圖像傳感器的控制要求控制單元必須有大量的I/O口，如圖像傳感器啟動(dòng)信號(hào)、時(shí)鐘信號(hào)、幀有效信號(hào)和行有效信號(hào)等。同時(shí)這些控制功能的實(shí)現(xiàn)要求系統(tǒng)具有高度的并行性，所以系統(tǒng)還搭載了一塊FPGA。這里采用Xilinx公司Spartan-3AN系列的XC3S200AN，該芯片能提供了256路的I/O口，內(nèi)部還嵌入大量的Block RAM，可以滿(mǎn)足系統(tǒng)的需要。針對(duì)這一設(shè)計(jì)，給出系統(tǒng)的總體原理框圖如圖1所示。
2.1.2 TMS320C6413中EDMA模塊參數(shù)配置
利用EMDA后臺(tái)傳輸數(shù)據(jù)的能力，在不影響或基本不影響CPU處理速度的情況下，做并行數(shù)據(jù)傳輸[4]。系統(tǒng)中EDMA通道4用來(lái)搬移異步緩沖器中的圖像數(shù)據(jù)到TMS320C6413芯片內(nèi)存中。為了滿(mǎn)足系統(tǒng)的需要，對(duì)EDMA模塊其進(jìn)行了如下配置：主控寄存器OPT配置為0x1a00060;ESIZE=00b傳輸元素的字長(zhǎng)為32 bit，SUM=00b源地址固定不變，DUM=01b按照目的地址元素大小更新，F(xiàn)S=1b事件用作幀同步。其中寄存器控制域的含義可以查閱相關(guān)手冊(cè)，源地址寄存器0xb0000000，目的地址寄存器0x20400，傳輸計(jì)數(shù)寄存器0x4000。
2.1.3 TMS320C6413讀取數(shù)據(jù)過(guò)程分析
FPGA每采集完一幀圖像數(shù)據(jù)，異步緩沖器FIFO根據(jù)滿(mǎn)標(biāo)志位通過(guò)DSP外部中斷引腳4觸發(fā)EDMA通道4搬移一幀圖像數(shù)據(jù)。根據(jù)EDMA配置，EMDA通道4在每一個(gè)中斷信號(hào)產(chǎn)生后搬移一幅128×128 B的圖像數(shù)據(jù)，通道4完成一幀圖像搬移后等待下一個(gè)中斷信號(hào)的到來(lái)，繼續(xù)搬移圖像數(shù)據(jù)。EMDA正是通過(guò)這種方式使得系統(tǒng)在基本不降低CPU處理圖像數(shù)據(jù)性能的情況下，實(shí)現(xiàn)了連續(xù)圖像數(shù)據(jù)搬移的工作。
2.2 LUPA-300圖像傳感器控制部分
系統(tǒng)中對(duì)LUPA-300圖像傳感器的控制工作是由FPGA完成的。對(duì)圖像傳感器的控制需要完成圖像傳感器相應(yīng)的定制和圖像傳感器的啟動(dòng)工作。
2.2.1 圖像傳感器的定制
系統(tǒng)上電后，為了使圖像傳感器滿(mǎn)足系統(tǒng)不同的工作的需要，通常需要對(duì)圖像傳感器做相應(yīng)的定制工作。圖像傳感器的定制方式是，由FPGA中的SPI模塊通過(guò)圖像傳感器的3線(xiàn)SPI接口按照實(shí)際需要，對(duì)圖像傳感器里的16個(gè)16 bit的寄存器寫(xiě)入相應(yīng)的值。為了實(shí)現(xiàn)FPGA中SPI模塊的正確通信，完成圖像傳感器的正確配置還需模擬圖像傳感器SPI接口工作時(shí)序圖[5]。圖3中SDATA數(shù)據(jù)線(xiàn)在時(shí)鐘信號(hào)SCLK的驅(qū)動(dòng)下每傳輸完16 bit數(shù)據(jù)，SEN就輸出一個(gè)高電平完指示一個(gè)寄存器的配置。重復(fù)此過(guò)程，直至16個(gè)寄存器配置完成，實(shí)現(xiàn)圖像傳感器的定制工作。
2.2.2 圖像傳感器的啟動(dòng)
圖像傳感器配置完成后，圖像傳感器要實(shí)現(xiàn)圖像采集工作(光電轉(zhuǎn)換)還需要一個(gè)啟動(dòng)時(shí)序?qū)ζ溥M(jìn)行啟動(dòng)。圖像傳感器啟動(dòng)工作相對(duì)簡(jiǎn)單，F(xiàn)PGA里面的啟動(dòng)模塊只需要在圖像傳感器引腳RESET_N給一個(gè)至少持續(xù)500 ns的低電平后，將RESET_N拉高就實(shí)現(xiàn)了圖像傳感器的啟動(dòng)工作。
2.2.3 FPGA緩存圖像數(shù)據(jù)
FPGA通過(guò)數(shù)據(jù)采集模塊來(lái)完成對(duì)圖像傳感器的數(shù)據(jù)進(jìn)行采集并緩存到異步FIFO中等待TMS320C6413的讀出，數(shù)據(jù)采集模塊主要通過(guò)判斷圖像傳感器的幀有效信號(hào)（LUPA-300引腳FRAM_VALID)和行有效信號(hào)(LUPA-300 引腳LINE_VALID)確定何時(shí)對(duì)LPUA-300圖像傳感器的DATA<0..7> 8個(gè)引腳輸出的數(shù)據(jù)進(jìn)行采集(系統(tǒng)只利用了LUPA-300信號(hào)線(xiàn)的低8位)。FPGA中的數(shù)據(jù)采集模塊對(duì)圖像傳感器的數(shù)據(jù)采集工作流圖如圖4所示。
其中，緩沖器的作用由兩個(gè)功能完全相同、容量為128×128 B的異步FIFO完成。當(dāng)圖像傳感器幀有效信號(hào)（LUPA-300引腳FRAM_VALID)和行有效信號(hào)(LUPA-300引腳LINE_VALID)同時(shí)為高電平時(shí)，代表LUPA-300圖像傳感器輸出數(shù)據(jù)有效，F(xiàn)PGA通過(guò)數(shù)據(jù)采集模塊將圖像傳感器轉(zhuǎn)換的圖像數(shù)據(jù)緩存到異步FIFO中。在圖像數(shù)據(jù)緩存開(kāi)始時(shí)，首先判斷FLAG是否為偶數(shù)，如果是則將圖像數(shù)據(jù)緩存到FIFO2中，否則緩存到FIFO1中。一幀圖像數(shù)據(jù)緩存完成后FLAG加1，圖像采集模塊等待下一幀圖像數(shù)據(jù)有效準(zhǔn)備緩存數(shù)據(jù)。設(shè)計(jì)兩個(gè)緩沖器的目的在于將圖像數(shù)據(jù)的存(寫(xiě)緩沖器動(dòng)作)與圖像數(shù)據(jù)的取(讀緩沖器的動(dòng)作）分開(kāi)，以提高系統(tǒng)的處理速度。當(dāng)TMS320C6413讀出FIFO1緩沖器的數(shù)據(jù)時(shí)， FPGA里的數(shù)據(jù)采集模塊正向FIFO2寫(xiě)數(shù)據(jù)。當(dāng)FIFO2寫(xiě)完成后，數(shù)據(jù)采集模塊通過(guò)TMS320C6413外部中斷引腳4發(fā)送中斷信號(hào)通知EMDA讀取圖像數(shù)據(jù)到TMS320C6413內(nèi)存中，緩沖器讀寫(xiě)操作交替進(jìn)行。
3 系統(tǒng)測(cè)試和分析
程序下載完畢后，利用ISE自帶的Chipscope軟件測(cè)試各模塊工作時(shí)序是否滿(mǎn)足要求。TMS320C6413 芯片主頻為406.425 6 MHz，EMIF以6分頻時(shí)鐘(67.737 6 MHz)通過(guò)TMS320C6413 AECLOCKOUT2引腳提供給FPGA，經(jīng)過(guò)FPGA時(shí)鐘管理模塊再次分頻到19.353 6 MHz提供給LUPA-300圖像傳感器作為圖像傳感器的時(shí)鐘源。在這里系統(tǒng)利用AECLOCKOUT2時(shí)鐘引腳作為T(mén)MS320C6413訪(fǎng)問(wèn)FPGA中異步緩沖器的同步時(shí)鐘信號(hào)。TMS320C6413芯片通過(guò)EMIF接口以讀同步FIFO的方式讀出圖像數(shù)據(jù)，通過(guò)自帶的Chipscope軟件對(duì)EMIF模塊的實(shí)際工作時(shí)序進(jìn)行測(cè)試得到如圖5所示時(shí)序圖，其中采樣時(shí)鐘信號(hào)為T(mén)MS320C6413芯片AECLOCKOUT2引腳提供的時(shí)鐘源。圖5中，通過(guò)分析可得，TMS320C6413與FPGA通信的數(shù)據(jù)速率約為197 Mb/s，其計(jì)算過(guò)程如式(1)所示：
參考文獻(xiàn)
[1] 盧寧，柯熙政，張華.自由激光通信中APT粗跟蹤研究[J].紅外與激光工程，2010，39(5)：943-949.
[2] 楊會(huì)玲，楊會(huì)偉，王軍.基于PCI Express總線(xiàn)的高幀頻COMS相機(jī)圖像采集系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2009，35(4)：91-97.
[3] 馬漢波，顏鋼鋒.基于DSP和FPGA的多軸運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2013，39(3)：34-36.
[4] 代少升，袁祥輝.DMA在實(shí)時(shí)圖像中的應(yīng)用[J].重慶大學(xué)學(xué)報(bào)，2003，26(12)：22-24.
[5] 康寧，王元慶.基于FPGA+DSP的人民幣圖像鑒別平臺(tái)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2012，38(12)：20-22.