嵌入式系統(tǒng)的設(shè)計(jì)者們正面臨著進(jìn)退兩難的困境。一方面他們需要降低系統(tǒng)成本。另一方面他們的系統(tǒng)面向使用面相對(duì)較窄、小批量的應(yīng)用，無(wú)法發(fā)揮出大批量生產(chǎn)的規(guī)模效益。大批量的消費(fèi)類應(yīng)用市場(chǎng)提供的元件能夠處理類似的任務(wù)，而且成本更低，但嵌入式系統(tǒng)設(shè)計(jì)者們卻無(wú)法充分利用這些元件，因?yàn)樗麄兊南到y(tǒng)可靠性建立在為嵌入式環(huán)境優(yōu)化的高度專用的那些傳統(tǒng)接口之上。這個(gè)問(wèn)題在顯示屏、攝像頭和應(yīng)用處理器方面最為突出，適用于移動(dòng)平臺(tái)的低成本、MIPI標(biāo)準(zhǔn)元件使用基于D-PHY物理總線的接口，無(wú)法與嵌入式系統(tǒng)處理器進(jìn)行通信，因?yàn)楹笳呤峭ㄟ^(guò)LVDS、RGB或SPI接口連接顯示屏，以及通過(guò)數(shù)字并行接口、subLVDS或HiSPi接口連接圖像傳感器。

    本文著重討論針對(duì)此問(wèn)題可能的解決方案，并探索嵌入式系統(tǒng)設(shè)計(jì)者們?cè)撊绾卫媚切┐笈肯M(fèi)電子市場(chǎng)的系統(tǒng)設(shè)計(jì)師們已經(jīng)在使用的高性價(jià)比元件。本文著重探討了一種新的超低密度（ULD）FPGA和相關(guān)的參考設(shè)計(jì)如何創(chuàng)建低成本、高度可配置的橋接解決方案，在嵌入式設(shè)計(jì)中采用基于D-PHY的MIPI標(biāo)準(zhǔn)外設(shè)，為新興應(yīng)用采用MIPI標(biāo)準(zhǔn)的元件打開新局面。

歷史經(jīng)驗(yàn)

    二三十前當(dāng)嵌入式系統(tǒng)設(shè)計(jì)者們想要降低成本時(shí)，他們會(huì)使用那個(gè)年代的高性價(jià)比平臺(tái)。通過(guò)采用為流行的PC架構(gòu)開發(fā)的標(biāo)準(zhǔn)硬件和軟件，嵌入式系統(tǒng)設(shè)計(jì)者們?cè)诮档统杀镜耐瑫r(shí)，獲得了經(jīng)過(guò)上千萬(wàn)消費(fèi)電子應(yīng)用驗(yàn)證的高可靠性元件。相對(duì)于VME、STD和Multibus等復(fù)雜、昂貴的嵌入式總線架構(gòu)，采用外設(shè)部件互連標(biāo)準(zhǔn)（PCI）總線的元件和子系統(tǒng)提供了非常有吸引力并且低成本的替代選項(xiàng)。PCI和后來(lái)的PCIe總線使得嵌入式開發(fā)者們能夠充分利用已有的、易于使用的設(shè)計(jì)工具和基于熟知的架構(gòu)之上的開源操作系統(tǒng)。這種策略帶來(lái)了很多好處，使得設(shè)計(jì)者們能夠?qū)⒌统杀緜鬟f給終端消費(fèi)者，并且縮短開發(fā)周期，更容易滿足產(chǎn)品上市的時(shí)間窗口。

    PC時(shí)代已經(jīng)一去不返。原有的PC架構(gòu)已不再是高性價(jià)比架構(gòu)的最佳選擇（圖1），取而代之的是現(xiàn)今的移動(dòng)計(jì)算時(shí)代?，F(xiàn)在，如果嵌入式系統(tǒng)開發(fā)者想要降低系統(tǒng)成本，他們不得不使用如今高速增長(zhǎng)、大批量的智能手機(jī)和平板電腦市場(chǎng)采用的元件和接口。

圖1：移動(dòng)設(shè)備正逐漸成為主要的計(jì)算平臺(tái)，將帶來(lái)更多類型的應(yīng)用、更好的用戶體驗(yàn)以及更快的網(wǎng)絡(luò)。

移動(dòng)和移動(dòng)相關(guān)產(chǎn)品的接口參數(shù)

    現(xiàn)在市場(chǎng)上絕大多數(shù)的智能手機(jī)和平板電腦使用的總線和接口是由移動(dòng)產(chǎn)業(yè)處理器接口（MIPI）聯(lián)盟定義的。MIPI聯(lián)盟成立于2003年，通過(guò)為各種移動(dòng)系統(tǒng)外設(shè)，如圖像傳感器、存儲(chǔ)器、顯示屏、RF元件和其他移動(dòng)平臺(tái)上的器件與應(yīng)用處理器間的標(biāo)準(zhǔn)硬件和軟件接口制定技術(shù)規(guī)范來(lái)推動(dòng)元件間互連的發(fā)展。圖2 展示了典型的移動(dòng)平臺(tái)MIPI標(biāo)準(zhǔn)接口。

    顯示屏、攝像頭和應(yīng)用處理器可能是嵌入式系統(tǒng)設(shè)計(jì)者們能夠從移動(dòng)市場(chǎng)中獲益最多的MIPI標(biāo)準(zhǔn)元件。正如圖2 展示的，如今的移動(dòng)系統(tǒng)設(shè)計(jì)常常包含使用顯示屏串行接口（DSI）的LCD顯示屏和采用攝像頭串行接口（CSI-2）的攝像頭圖像傳感器。嵌入式系統(tǒng)設(shè)計(jì)者們面對(duì)的主要挑戰(zhàn)是如何構(gòu)建嵌入式應(yīng)用中經(jīng)常使用的成熟接口和移動(dòng)系統(tǒng)中MIPI聯(lián)盟定義的接口間的橋接，以充分利用這些成本更低的移動(dòng)應(yīng)用元件。舉個(gè)例子，在嵌入式系統(tǒng)市場(chǎng)中，顯示屏通常使用LVDS、RGB或SPI接口，圖像傳感器往往采用數(shù)字并行接口、subLVDS或HiSPi接口。絕大多數(shù)嵌入式處理器都不提供DSI顯示屏接口。由此可見，設(shè)計(jì)者們需要嵌入式處理器與DSI顯示屏的橋接。同樣地，嵌入式系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)如果想要集成用于移動(dòng)應(yīng)用市場(chǎng)的低成本圖像傳感器，他們也需要CSI-2接口的橋接。

圖2：由MIPI聯(lián)盟定義的移動(dòng)平臺(tái)接口。

D-PHY接口

    MIPI CSI-2和DSI接口均基于名為D-PHY的物理層總線協(xié)議。D-PHY采用一個(gè)差分時(shí)鐘和1-4對(duì)差分?jǐn)?shù)據(jù)線來(lái)傳輸數(shù)據(jù)，D-PHY是一種中心對(duì)齊的源同步接口，在時(shí)鐘的上下邊沿都有數(shù)據(jù)傳輸。一個(gè)器件作為發(fā)送端，另一個(gè)器件作為接收端。該總線可以在運(yùn)行中將差分信號(hào)轉(zhuǎn)換成單端信號(hào)。通常差分或高速（HS）模式用于高性能視頻傳輸，而單端低功耗（LP）模式用于傳輸控制數(shù)據(jù)。

    DSI HS接口工作時(shí)的電氣特性與200mV共模電壓下的可調(diào)節(jié)低電壓信號(hào)（SLVS）標(biāo)準(zhǔn)器件相同。采用DDR源同步時(shí)鐘，以及1-4個(gè)接口數(shù)據(jù)通道。顯示分辨率和刷新率要求越高，就需要更多數(shù)據(jù)通道和更高的速率。DSI接口在數(shù)據(jù)通道0上使用LP模式來(lái)配置顯示屏的寄存器映射。該映射稱為顯示指令集（DCS）。因此，設(shè)計(jì)者們?cè)跇?gòu)建DSI接口橋接時(shí)，不僅要將視頻或圖像數(shù)據(jù)映射到HS模式，還需要一套在LP模式下配置顯示屏的機(jī)制。請(qǐng)注意這正是DSI和CSI-2接口之間的關(guān)鍵區(qū)別。CSI-2圖像傳感器采用獨(dú)立的I²C總線對(duì)圖像傳感器進(jìn)行編程，而不是采用LP模式。

    當(dāng)今的應(yīng)用處理器提供了極具吸引力的功能、高度集成和低功耗特性，許多嵌入式系統(tǒng)設(shè)計(jì)者們由于對(duì)原有處理器相關(guān)軟件和外設(shè)功能的巨大投入，仍無(wú)法停止使用原有的處理器。過(guò)渡到另一種處理器的軟件開發(fā)成本通常太過(guò)高昂。

     盡管如此，設(shè)計(jì)人員們?nèi)钥刹捎靡恍┮苿?dòng)產(chǎn)品中使用的低成本元件。舉個(gè)例子，考慮到在軟件方面的大量投資無(wú)法收回時(shí)，我們不難想象將基于微控制器的嵌入式設(shè)計(jì)過(guò)渡到新應(yīng)用處理器的代價(jià)太過(guò)高昂以至于無(wú)法實(shí)現(xiàn)。假設(shè)現(xiàn)有的控制器使用CMOS RGB或LVDS flatlink總線連接至LCD顯示屏。設(shè)計(jì)者們想用低成本的DSI顯示屏替換LCD顯示屏，但這個(gè)想法不可行，因?yàn)镈SI顯示屏使用的是不兼容微控制器現(xiàn)有接口的D-PHY總線（見圖3）。

圖3：嵌入式市場(chǎng)中的許多傳統(tǒng)微控制器不提供兼容MIPI標(biāo)準(zhǔn)的接口。

新的橋接選擇

    不久以前，嵌入式設(shè)計(jì)者們還不得不采用成本相對(duì)較高的專用ASIC將低成本的DSI顯示器應(yīng)用到他們的設(shè)計(jì)中。在大多數(shù)情況下，ASIC的成本太高，開發(fā)周期過(guò)長(zhǎng)，無(wú)法支持這樣的設(shè)計(jì)變動(dòng)。所以嵌入式設(shè)計(jì)者們不得不繼續(xù)使用更加昂貴的顯示屏。

    現(xiàn)在，嵌入式設(shè)計(jì)者們可以使用基于高度可配置、超低密度FPGA的解決方案來(lái)構(gòu)建D-PHY橋接。舉個(gè)例子，萊迪思半導(dǎo)體開發(fā)了一系列參考設(shè)計(jì)，來(lái)幫助OEM廠商充分利用MIPI攝像頭、應(yīng)用處理器和顯示屏元件的低成本優(yōu)勢(shì)。萊迪思最近推出了適用于MIPI攝像頭和顯示屏應(yīng)用的4個(gè)參考設(shè)計(jì)：用于DSI顯示屏，驅(qū)動(dòng)DSI接收端的MIPI DSI發(fā)送橋接；將應(yīng)用處理器連接至不是為移動(dòng)應(yīng)用設(shè)計(jì)的顯示屏的DSI接收橋接；將應(yīng)用處理器連接至非CSI-2圖像傳感器的CSI-2發(fā)送橋接；將CSI-2圖像傳感器連接至嵌入式ISP的CSI-2接收橋接。使用萊迪思的ULD FPGA，嵌入式設(shè)計(jì)者們可快速開發(fā)可編程的橋接解決方案，能夠針對(duì)不同要求做出相應(yīng)修改。

基于超低密度FPGA的橋接解決方案

    讓我們重新審視一下一個(gè)嵌入式微控制器采用CMOS RGB或LVDS flatlink總線來(lái)連接LCD顯示屏的設(shè)計(jì)。假設(shè)該微控制器擁有CMOS RGB888（24位色彩總線）顯示接口，第一步就是確定該如何對(duì)DSI顯示屏的配置寄存器進(jìn)行編程。通常情況下，微控制器使用I²C總線進(jìn)行配置。然而，I²C總線無(wú)法對(duì)顯示屏進(jìn)行MIPI DSI接口參數(shù)的配置。DSI使用低功耗模式下的串行數(shù)據(jù)通道0來(lái)對(duì)顯示指令集（DCS）進(jìn)行操作。在這個(gè)情況下，F(xiàn)PGA橋接必須將來(lái)自于微控制器的I²C指令轉(zhuǎn)換為一連串的DCS指令來(lái)配置DSI顯示屏。在顯示屏配置完成后，F(xiàn)PGA需要進(jìn)行設(shè)置來(lái)接收RGB888接口的數(shù)據(jù)。如果總線上和顯示屏顯示的分辨率是完全一致的，F(xiàn)PGA就會(huì)將并行總線轉(zhuǎn)換成串行DSI總線。如果分辨率不一致，F(xiàn)PGA將會(huì)對(duì)圖像進(jìn)行縮放。在上述情況中，需要為DSI接口配置輸出數(shù)據(jù)通道。一旦完成上述步驟，F(xiàn)PGA能夠輸出DSI發(fā)送接口來(lái)驅(qū)動(dòng)DSI顯示器。

    如果嵌入式系統(tǒng)設(shè)計(jì)者們想要在設(shè)計(jì)中集成低成本CSI-2圖像傳感器，但是該設(shè)計(jì)中的圖像信號(hào)處理器（ISP）只具備CMOS接口，遇到這種情況該怎么辦？之前也提到過(guò)，DSI和CSI-2接口間的關(guān)鍵區(qū)別在于如何映射圖像傳感器寄存器的數(shù)據(jù)。CSI-2使用獨(dú)立的I²C總線來(lái)完成這個(gè)任務(wù)。通過(guò)I²C總線可以將圖像傳感器的寄存器配置直接發(fā)送到ISP，這個(gè)區(qū)別簡(jiǎn)化了設(shè)計(jì)者們的任務(wù)。這個(gè)方案中，CSI-2圖像傳感器數(shù)據(jù)作為橋接用FPGA的輸入總線，而FPGA將驅(qū)動(dòng)ISP上的CMOS并行總線（請(qǐng)看圖4）。

圖4：基于ULD FPGA的CSI-2圖像傳感器橋接。

    相同的CSI-2橋接解決方案可以用來(lái)擴(kuò)展現(xiàn)有嵌入式系統(tǒng)的功能。從3D立體影音到行車記錄儀，越來(lái)越多的應(yīng)用需要多個(gè)圖像傳感器。然而，盡管當(dāng)今市場(chǎng)上常用的主流ISP只具備一個(gè)圖像傳感器端口，但它們的性能足以支持兩個(gè)傳感器。

    使用下方所述的雙傳感器橋接（見圖5），嵌入式設(shè)計(jì)者們能夠擴(kuò)展ISP端口配置以支持更多新應(yīng)用。這個(gè)例子描繪了用于行車記錄儀的圖像傳感器橋接：采用兩個(gè)攝像頭，一個(gè)對(duì)準(zhǔn)前擋風(fēng)玻璃，另一個(gè)指向司機(jī)。該橋接連接至每個(gè)圖像傳感器的并行CMOS總線，能夠在上/下、左/右任一配置下輸出兩幅合并的720P圖像。這個(gè)例子使用萊迪思1300 LUT MachXO3 FPGA實(shí)現(xiàn)，能夠同步和管理兩個(gè)圖像傳感器。它輸出ISP或應(yīng)用處理器能夠接收的CSI-2格式的數(shù)據(jù)。

圖5：雙傳感器橋接擴(kuò)展了現(xiàn)有系統(tǒng)功能。

結(jié)束語(yǔ)

    眾多應(yīng)用領(lǐng)域的開發(fā)人員都希望在不犧牲可靠性的情況下，窮盡各種技術(shù)手段將系統(tǒng)成本壓縮到最低，將尺寸和功耗控制到最小。嵌入式系統(tǒng)市場(chǎng)也不例外。與90年代的PC市場(chǎng)十分相似，如今高速增長(zhǎng)的MIPI接口智能手機(jī)和平板電腦市場(chǎng)為嵌入式設(shè)計(jì)者們提供了絕佳的機(jī)會(huì)，只要能夠解決兼容性的問(wèn)題，就能將各種成本更低且經(jīng)過(guò)驗(yàn)證的元件集成到電路板上。使用基于ULD FPGA的新一代可編程橋接解決方案，現(xiàn)在嵌入式設(shè)計(jì)者們能夠克服上述障礙，充分利用MIPI顯示屏、圖像傳感器和應(yīng)用處理器的優(yōu)勢(shì)來(lái)降低系統(tǒng)成本，增強(qiáng)可靠性，同時(shí)恰到好處地滿足嵌入式系統(tǒng)的性能和實(shí)時(shí)性要求。

關(guān)于作者

Ted Marena先生擔(dān)任萊迪思半導(dǎo)體公司首席技術(shù)官辦公室業(yè)務(wù)發(fā)展總監(jiān)。Marena先生自1991年起加入萊迪思，為許多垂直市場(chǎng)定義了平臺(tái)解決方案，適用于消費(fèi)電子、小型無(wú)線蜂窩網(wǎng)絡(luò)、CMOS圖像傳感器、顯示屏和汽車等應(yīng)用。

在加入萊迪思半導(dǎo)體公司之前，Marena先生是Wang Computers公司的一名硬件設(shè)計(jì)工程師，在此期間他設(shè)計(jì)了以太網(wǎng)、ISDN、RS232和T1/E1電路板。Marena先生擁有康涅狄格大學(xué)（University of Connecticut）的電氣工程理學(xué)學(xué)士學(xué)位以及本特利大學(xué)麥卡勒姆商學(xué)院（Bentley College’s Elkin B. McCallum Graduate School of Business）的市場(chǎng)營(yíng)銷碩士學(xué)位。