2007 年 1月 16日， 北京 ——全球領(lǐng)先的可編程邏輯解決方案提供商 賽靈思公司（ Xilinx, Inc. (NASDAQ:XLNX ）今天推出業(yè)界應(yīng)用最廣泛集成軟件環(huán)境（ ISE™ ）設(shè)計(jì)套件的最新版本 ISE 9.1i 。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高 2.5 倍以外， ISE 9.1i 還新采用了 SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá) 6 倍。同時(shí)， ISE 9.1i 還優(yōu)化了其最新 65nm Virtex™-5 平臺(tái)獨(dú)特的 ExpressFabric™ 技術(shù)，可提供比競(jìng)爭(zhēng)對(duì)手的解決方案平均高出 30% 的性能指標(biāo)。對(duì)于功耗敏感的應(yīng)用， ISE 9.1i 還可將動(dòng)態(tài)功耗平均降低 10% 。

這一革命性的技術(shù)得益于賽靈思 Synplicity 超高容量時(shí)序收斂工作組（ Xilinx-Synplicity Ultra High-Capacity Timing Closure Task Force ） 的工作成果。 其提供了業(yè)界領(lǐng)先的生產(chǎn)力提升能力，可保證最快的時(shí)序收斂路徑，并且優(yōu)化了賽靈思領(lǐng)先的 Virtex™ 系列和 Spartan™-3 新一代 FPGA 器件產(chǎn)品的功耗和性能。

“對(duì)于少許設(shè)計(jì)更改來(lái)說(shuō)，特別是在設(shè)計(jì)周期的后期，快速的設(shè)計(jì)實(shí)施速度和可預(yù)測(cè)的時(shí)序結(jié)果極為重要。”領(lǐng)先的定制汽車系統(tǒng)供應(yīng)商德國(guó) Harmon/Becker 汽車系統(tǒng)有限公司負(fù)責(zé)制圖平臺(tái)的高級(jí)技術(shù)專家 Jochen Frensch 說(shuō)：“對(duì)于較小的設(shè)計(jì)變更， XST 的綜合技術(shù)可保留設(shè)計(jì)未改變部分的名稱，而 SmartGuide 技術(shù)在實(shí)施過(guò)程中可保持高達(dá) 99% 的設(shè)計(jì)實(shí)現(xiàn)不變，因此我們可以發(fā)現(xiàn)實(shí)施的運(yùn)行速度越來(lái)越快。 ISE 9.1i 中新采用的 SmartGuide 技術(shù)提供了巨大的優(yōu)勢(shì)。”

生產(chǎn)力提高

對(duì)于當(dāng)今最先進(jìn)的設(shè)計(jì)來(lái)說(shuō)，花費(fèi)時(shí)間最多的是每次做少量修改時(shí)都要對(duì)整個(gè)設(shè)計(jì)進(jìn)行重新實(shí)施。這種再實(shí)施既浪費(fèi)時(shí)間，還面臨與修改沒(méi)有直接關(guān)系的部分被破壞的風(fēng)險(xiǎn)。賽靈思 SmartCompile 技術(shù)利用以下技術(shù)來(lái)解決這些問(wèn)題：

• 分區(qū)（ Partition ）技術(shù)：利用剪切 - 粘貼功能自動(dòng)準(zhǔn)確保持現(xiàn)有布局和布線，將設(shè)計(jì)再實(shí)施所需要的時(shí)間平均縮短 2.5 倍，從而把設(shè)計(jì)周期后期進(jìn)行的少量設(shè)計(jì)更改而帶來(lái)的影響降到最小。
• SmartGuide 技術(shù)：通過(guò)采用此前設(shè)計(jì)實(shí)施已完成的結(jié)果，可將少量設(shè)計(jì)修改再實(shí)施所需要的時(shí)間平均縮短一半。
• SmartPreview 技術(shù)：用戶可以中止并重新恢復(fù)布局布線過(guò)程，并保存中間結(jié)果來(lái)評(píng)估設(shè)計(jì)狀態(tài)。通過(guò)預(yù)覽實(shí)施過(guò)程中生成的信息，如布線狀態(tài)和時(shí)序結(jié)果，用戶不必等待整個(gè)實(shí)施過(guò)程結(jié)束就可以做出重要的折衷方案。

由于運(yùn)行速度提升高達(dá) 6 倍，再加上精確的設(shè)計(jì)分區(qū)保持以及設(shè)計(jì)實(shí)施過(guò)程中更高的可視性， SmartCompile 技術(shù)將設(shè)計(jì)生產(chǎn)力提升了一個(gè)數(shù)量級(jí)。 對(duì)于具有挑戰(zhàn)性的設(shè)計(jì)來(lái)說(shuō)，這些成績(jī)還不包括前面提到的 2.5 倍運(yùn)行速度的提高。

通過(guò)一系列用戶界面的增強(qiáng)， ISE 9.1i 還簡(jiǎn)化了 FPGA 設(shè)計(jì)人員的操作。這些增強(qiáng)包括：

• Tcl 命令控制臺(tái)使設(shè)計(jì)人員可輕易地從 ISE 圖形用戶界面轉(zhuǎn)換到命令行環(huán)境。
• 源代碼兼容性功能可識(shí)別重建結(jié)果所必需的文件，并支持導(dǎo)入和輸出，方便源代碼控制。

時(shí)序收斂速度加快

ISE 9.1i 設(shè)計(jì)工具的新功能基于 ISE Fmax 技術(shù)，旨在為高密度、高性能、基于 Virtex-5 的設(shè)計(jì)提供無(wú)與倫比的性能和時(shí)序收斂性能。集成的 ISE 9.1i 時(shí)序收斂流程大大增強(qiáng)了物理綜合及優(yōu)化技術(shù)，因而可提供更高質(zhì)量的結(jié)果。優(yōu)化的布線算法可最有效地利用 65nm ExpressFabric 技術(shù)的對(duì)角線對(duì)稱互連資源，將延遲降到最小，并全面發(fā)揮 Virtex-5 平臺(tái)的高性能特點(diǎn)。

“對(duì)于 FPGA 設(shè)計(jì)人員來(lái)說(shuō)，時(shí)序收斂是最重要的問(wèn)題，新版本 ISE 軟件極大地簡(jiǎn)化并加快了這一過(guò)程，” 賽靈思公司設(shè)計(jì)軟件部副總裁 Bruce Talley 說(shuō)，“我們的 ISE SmartCompile 技術(shù)解決了當(dāng)今設(shè)計(jì)人員面臨的最難解決的幾大挑戰(zhàn)，使他們能夠在更短的時(shí)間內(nèi)獲得更高的性能，同時(shí)減少反復(fù)設(shè)計(jì)的次數(shù)，提高設(shè)計(jì)效率。對(duì)我們的用戶來(lái)說(shuō)，同樣有吸引力的是在不犧牲總體性能的情況下， ISE 9.1i 還可以使他們能對(duì)低功耗設(shè)計(jì)要求進(jìn)行優(yōu)化。”

整個(gè) ISE 9.1i 軟件套件的基礎(chǔ)架構(gòu)是一個(gè)已擴(kuò)展的時(shí)序收斂工具環(huán)境，也可以說(shuō)是一個(gè)虛擬“時(shí)序收斂工具艙”，支持約束輸入、時(shí)序分析、平面布局規(guī)劃和報(bào)告視圖之間的直觀交叉探查（ cross-probing ），因此設(shè)計(jì)人員可以更容易地分析時(shí)序問(wèn)題。 ISE 9.1i 集成時(shí)序收斂流程集成了增強(qiáng)的物理綜合工具，改善了綜合和布局時(shí)序間的時(shí)序相關(guān)性，從而可以獲得質(zhì)量更高的結(jié)果。

功耗優(yōu)化

XST 技術(shù)和布局布線功能所提供的功耗優(yōu)化功能可使 Spartan-3 系列 FPGA 產(chǎn)品的動(dòng)態(tài)功耗平均降低 10% 。 XST 提供了功耗敏感的邏輯優(yōu)化，可對(duì)乘法器、加法器和 BRAM 塊進(jìn)行宏處理。物理實(shí)施算法采用功耗優(yōu)化的布局策略以及器件內(nèi)電容較低的網(wǎng)絡(luò)，可以在不犧牲性能的情況下將功耗降到盡可能低。

價(jià)格和供貨情況

ISE Foundation™ 9.1i 套件現(xiàn)在即可供貨，起價(jià) 2,495 美元。同時(shí)免費(fèi)提供 60 天全功能試用版本。 ISE 9.1i 軟件套件的所有版本都支持 Windows® 2000 、 Windows XP 專業(yè)版和 Linux® Redhat® 企業(yè)版 3.0 和 4.0 。 ISE Foundation 還支持 Solaris® 2.8 和 2.9 。

ISE 軟件為全球 30 多萬(wàn)用戶提供可編程邏輯設(shè)計(jì)解決方案，直觀的、從前端到后端的全面設(shè)計(jì)環(huán)境支持所有賽靈思產(chǎn)品系列，包括 Virtex-II 、 Virtex-II Pro 、 Virtex-4 和 Virtex-5 平臺(tái) FPGA 、 Spartan™-3 代 FPGA 和 CoolRunner™-II CPLD 。有關(guān) ISE 9.1i 軟件套件的更多信息，請(qǐng)?jiān)L問(wèn) www.xilinx.com/cn/ISE 。

更多客戶反饋

“由于我們使用了 Virtex-4 FX 提供的大多數(shù)硬件功能，包括 Power PC 、 MGT 、以太網(wǎng) MAC 、 DSP48 邏輯塊、 FIFO 以及 SERDES ，因此設(shè)計(jì)的物理實(shí)現(xiàn)非常具有挑戰(zhàn)性，” 領(lǐng)先的網(wǎng)絡(luò)設(shè)備公司 Anagran 的首席技術(shù)官 Alex Henderson 說(shuō)，“ ISE 9.1i 使我們可以非常容易地滿足時(shí)序約束，并且減少對(duì)手工干預(yù)（如平面布局規(guī)劃）的需要。與以前版本的平面布局規(guī)劃工具相比， ISE 9.1i 的編譯時(shí)間縮短了 35% 還多。利用新的 SmartGuide 技術(shù)，連續(xù)反復(fù)設(shè)計(jì)的編譯時(shí)間進(jìn)一步減少了 30%-50% 。我們確信 ISE 9.1i 能夠幫助我們大大縮短工程時(shí)間。”

“我們最大規(guī)模的 Virtex-4 設(shè)計(jì)使用了器件中的絕大多數(shù)邏輯資源，因此對(duì)布局和布線非常具有挑戰(zhàn)性。 ISE 9.1i 使我們將如此具有挑戰(zhàn)性的設(shè)計(jì)所需要的編譯時(shí)間縮短了 4 倍多，” 業(yè)界領(lǐng)先的硬件輔助驗(yàn)證工具提供商 EVE 公司首席執(zhí)行官 Luc Burgun 說(shuō)，“有了 ISE 9.1i ，我們的開(kāi)發(fā)團(tuán)隊(duì)和客戶將會(huì)大大提高生產(chǎn)力。”

關(guān)于賽靈思公司

賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 是完整可編程邏輯解決方案的全球領(lǐng)導(dǎo)廠商。有關(guān)賽靈思公司的更多信息，請(qǐng)?jiān)L問(wèn) www.xilinx.com/cn。