《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 微波|射頻 > 設(shè)計(jì)應(yīng)用 > 全數(shù)字高頻雷達(dá)應(yīng)答器
全數(shù)字高頻雷達(dá)應(yīng)答器
2014年電子技術(shù)應(yīng)用第10期
方 繁,周 浩,文必洋
武漢大學(xué) 電子信息學(xué)院,湖北 武漢430072
摘要: 為了對(duì)雷達(dá)接收機(jī)進(jìn)行通道校準(zhǔn)并進(jìn)一步檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性,提出了全數(shù)字高頻雷達(dá)應(yīng)答器。分析了現(xiàn)有高頻雷達(dá)應(yīng)答器的問(wèn)題,解決了雷達(dá)接收機(jī)通道的相位校準(zhǔn)和模擬目標(biāo)運(yùn)動(dòng)速度的難題,介紹了全數(shù)字高頻雷達(dá)應(yīng)答器的硬件結(jié)構(gòu)與程序設(shè)計(jì)。
中圖分類號(hào): TN958.93
文獻(xiàn)標(biāo)識(shí)碼: A
文章編號(hào): 0258-7998(2014)10-0033-04
Digital high frequency radar transponder
Fang Fan,Zhou Hao,Wen Biyang
School of Electronic Information,Wuhan University,Wuhan 430072,China
Abstract: In order to carry out the channel calibration of radar receiver and test the reliability of radar equipment and the accuracy of the algorithm further,a digital high-frequency radar transponder is proposed. This paper analyzes the problems of the existing high frequency radar transponder, solves the problem of phase calibration of receiver channel and the simulation of target velocity, and introduces the hardware structure and the program design of digital high frequency radar transponder. The digital high-frequency radar transponder uses the digital processing and controlling mode, having small volume, being easily portable, and realizing the channel calibration of radar receiver and the test of radar system and algorithm.
Key words : HFSWR;radar transponder;channel calibration;phase calibration;simulating target echo

0 引言

    窄波束高頻地波雷達(dá)用來(lái)探測(cè)海洋的風(fēng)場(chǎng)、浪場(chǎng)、流場(chǎng)、海上移動(dòng)船艦以及低空飛行目標(biāo),其分辨能力主要靠龐大的窄波速天線來(lái)決定。而寬波速高頻地波雷達(dá),由于其天線陣列簡(jiǎn)單,造價(jià)低,占地面積小,其對(duì)目標(biāo)的分辨主要靠算法來(lái)提高,如單極子/交叉環(huán)天線[1-3],由于單極子/交叉環(huán)天線是一種小口徑的寬波束天線,海流與目標(biāo)的定向往往通過(guò)超分辨算法(如MUSIC算法[4])來(lái)實(shí)現(xiàn),因此需要對(duì)雷達(dá)接收機(jī)進(jìn)行通道校準(zhǔn),也需要進(jìn)一步檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性。對(duì)設(shè)計(jì)制造完成的雷達(dá),要進(jìn)行大量的對(duì)比試驗(yàn)來(lái)對(duì)雷達(dá)進(jìn)行校準(zhǔn),驗(yàn)證雷達(dá)的功能,并且根據(jù)結(jié)果調(diào)節(jié)反饋參數(shù)以及改進(jìn)算法,全部采用實(shí)物對(duì)比實(shí)驗(yàn)需要耗費(fèi)大量的人力物力,并且調(diào)試周期較長(zhǎng)。近年來(lái)也出現(xiàn)過(guò)雷達(dá)應(yīng)答器的研制,適用高頻雷達(dá)應(yīng)答器的研究比較少且技術(shù)還不成熟。例如高頻地波雷達(dá)應(yīng)答器[5]主要應(yīng)用于高頻地波雷達(dá),由模擬電路實(shí)現(xiàn),它將接收到的雷達(dá)信號(hào)解調(diào)后經(jīng)延時(shí)器芯片延時(shí),再將延時(shí)后的信號(hào)調(diào)制還原成雷達(dá)信號(hào),并且通過(guò)收發(fā)控制脈沖實(shí)現(xiàn)收發(fā)分時(shí)共用。它在一定程度上實(shí)現(xiàn)了接收機(jī)的通道校準(zhǔn)和模擬目標(biāo)回波的功能,但也存在自身固有的缺陷:(1)采用延時(shí)器對(duì)接收信號(hào)進(jìn)行延時(shí)后發(fā)射,使得發(fā)射信號(hào)能夠越過(guò)接收機(jī)的接收盲區(qū),從而模擬目標(biāo)距離對(duì)回波信號(hào)的影響,不能靈活方便地控制延時(shí)時(shí)間;(2)設(shè)計(jì)中引入了與發(fā)射信號(hào)不同步的時(shí)鐘源,影響了回波信號(hào)與接收機(jī)本征信號(hào)相干性,從而引起相位擾動(dòng),導(dǎo)致相位無(wú)法校準(zhǔn);(3)設(shè)計(jì)中沒有加入準(zhǔn)確的多普勒信息,無(wú)法模擬目標(biāo)的運(yùn)動(dòng)速度。又如高頻地波雷達(dá)應(yīng)答器的設(shè)計(jì)[6],與前者的結(jié)構(gòu)類似,性能方面沒有較大的提高。

    為了更好地模擬目標(biāo)回波,實(shí)現(xiàn)雷達(dá)接收機(jī)通道校準(zhǔn)和雷達(dá)系統(tǒng)設(shè)備與算法的檢驗(yàn),一些文獻(xiàn)提出了基于DDS的雷達(dá)應(yīng)答器,其設(shè)計(jì)思路主要為:已知雷達(dá)信號(hào)的波形參數(shù),當(dāng)檢測(cè)到雷達(dá)信號(hào)時(shí),用DDS產(chǎn)生已知波形參數(shù)的雷達(dá)信號(hào)并加入延時(shí)和多普勒信息后發(fā)射出去,從而模擬目標(biāo)的距離及運(yùn)動(dòng)速度,實(shí)現(xiàn)雷達(dá)接收機(jī)的通道校準(zhǔn)和算法檢驗(yàn)?;贒DS的雷達(dá)應(yīng)答器利用FPGA實(shí)現(xiàn)頻率檢測(cè)部分和系統(tǒng)控制部分,能夠靈活地設(shè)置雷達(dá)信號(hào)的延時(shí)時(shí)間和改變多普勒信息,從而更好地模擬目標(biāo)的距離及運(yùn)動(dòng)速度。但它需要知道雷達(dá)信號(hào)的波形參數(shù),只能用于特定雷達(dá),應(yīng)用范圍受到限制;并且用DDS產(chǎn)生的模擬回波信號(hào)的時(shí)鐘源和雷達(dá)發(fā)射信號(hào)的時(shí)鐘源不是同一個(gè)時(shí)鐘源,因此模擬回波信號(hào)與發(fā)射信號(hào)的不相干性會(huì)引起相位擾動(dòng)而導(dǎo)致無(wú)法對(duì)接收機(jī)的相位進(jìn)行校準(zhǔn),從而無(wú)法對(duì)雷達(dá)接收機(jī)進(jìn)行精確的通道校準(zhǔn)。

    針對(duì)上述問(wèn)題,設(shè)計(jì)出了一種全數(shù)字高頻雷達(dá)應(yīng)答器,主要用于高頻雷達(dá)系統(tǒng)。全數(shù)字高頻雷達(dá)應(yīng)答器采用全數(shù)字處理與控制模式,利用基于FPGA的FFT滑窗對(duì)雷達(dá)發(fā)射信號(hào)進(jìn)行頻率檢測(cè),能比較準(zhǔn)確地定位雷達(dá)發(fā)射信號(hào)的到達(dá)時(shí)刻,同步觸發(fā)全數(shù)字高頻雷達(dá)應(yīng)答器進(jìn)行接收,從而可以準(zhǔn)確地計(jì)算應(yīng)答器的發(fā)射信號(hào)在雷達(dá)接收時(shí)間段內(nèi)的延時(shí)范圍,效率較高;利用FPGA中的RAM存儲(chǔ)數(shù)字化地控制延時(shí)時(shí)間,且延時(shí)時(shí)間只受接收機(jī)接收時(shí)間段限制,一個(gè)幀周期內(nèi)的延時(shí)相等,當(dāng)前幀周期內(nèi)的延時(shí)時(shí)間與前一幀周期內(nèi)的延時(shí)相差一個(gè)常量,從而在接收信號(hào)中加入多普勒信息,因此不僅可以靈活地模擬目標(biāo)的距離信息,還能模擬目標(biāo)的運(yùn)動(dòng)速度,能很好地檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性;全數(shù)字高頻雷達(dá)應(yīng)答器與雷達(dá)的同步效果很好,沒有引入其他頻率時(shí)鐘源,能較好地對(duì)接收通道進(jìn)行幅度和相位校準(zhǔn),并且不需要知道雷達(dá)信號(hào)的波形參數(shù),在一定程度上擴(kuò)大了其應(yīng)用范圍和增加了應(yīng)用的靈活性,并且將接收到的雷達(dá)信號(hào)進(jìn)行存儲(chǔ)主要為最大限度地保證應(yīng)答器發(fā)射信號(hào)與原信號(hào)的相干性,從而能夠?qū)邮諜C(jī)通道的相位進(jìn)行校準(zhǔn)。它采用全數(shù)字模式,結(jié)構(gòu)簡(jiǎn)單,易于控制和實(shí)現(xiàn),體積小,易便攜,很好地實(shí)現(xiàn)了接收機(jī)通道校準(zhǔn)和雷達(dá)系統(tǒng)設(shè)備與算法的檢驗(yàn)。

1 模擬目標(biāo)距離與運(yùn)動(dòng)速度

    高頻地波雷達(dá)一般采用線性調(diào)頻中斷連續(xù)波(FMICW)波形體制,線性調(diào)頻雷達(dá)發(fā)射一個(gè)具有一定重復(fù)周期T的線性調(diào)頻余弦信號(hào),在一個(gè)發(fā)射周期內(nèi)發(fā)射信號(hào)的表達(dá)式為:

jcdl1-gs1-3.gif

    雷達(dá)應(yīng)答器為模擬目標(biāo)回波,需要發(fā)射一個(gè)信號(hào)與Sr(t)相同,或發(fā)射的信號(hào)與雷達(dá)接收機(jī)本征信號(hào)混頻后與SΔ(t)相同。因此,雷達(dá)應(yīng)答器為模擬雷達(dá)回波的延時(shí)特性(即目標(biāo)的距離),只需要將接收到的雷達(dá)信號(hào)延時(shí)一定時(shí)間后發(fā)射即可。

    雷達(dá)應(yīng)答器模擬多普勒頻率(即目標(biāo)的運(yùn)動(dòng)速度):線性調(diào)頻體制的雷達(dá)一般使用2次傅里葉變換求回波的多普勒頻譜,在每一次線性調(diào)頻掃頻周期內(nèi)對(duì)中頻信號(hào)采樣并進(jìn)行傅里葉變換,稱這一傅里葉變換為第一次傅里葉變換,目的是提取目標(biāo)的距離信息;將第一次傅里葉變換結(jié)果的幅度按同一頻率(同一距離元)按時(shí)間先后排列,得到第二次抽樣信號(hào),對(duì)第二次抽樣信號(hào)進(jìn)行傅里葉變換,即得到該距離元上目標(biāo)的多普勒譜。進(jìn)行這一處理的前提條件是式(3)中的多普勒頻率Δω遠(yuǎn)小于單位距離元造成的頻移2ατ,這意味著在一次線性調(diào)頻掃頻周期內(nèi),Δωt可以認(rèn)為是一個(gè)常量,每增加一個(gè)線性調(diào)頻周期,由多普勒頻移導(dǎo)致的接收信號(hào)相位增加值為Δφ=ΔωT。因此,如果能產(chǎn)生一個(gè)信號(hào),它使混頻信號(hào)式(3)在每一線性調(diào)頻周期增加一個(gè)固定相位值ΔωT,且Δω遠(yuǎn)小于2ατ,雷達(dá)應(yīng)答器就實(shí)現(xiàn)了模擬回波多普勒頻移的功能[7]。

2 全數(shù)字高頻雷達(dá)應(yīng)答器的硬件系統(tǒng)

    全數(shù)字高頻雷達(dá)應(yīng)答器主要包括頻率檢測(cè)模塊、存儲(chǔ)延時(shí)模塊、接收模塊、發(fā)射模塊、收發(fā)開關(guān)。頻率檢測(cè)模塊為基于FPGA的FFT滑窗頻率檢測(cè),存儲(chǔ)延時(shí)模塊為基于FGPA的RAM存儲(chǔ)延時(shí),接收模塊主要由帶通濾波電路與ADC采樣電路組成,發(fā)射模塊主要由DAC數(shù)/模轉(zhuǎn)換電路與功率放大電路組成,其系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

jcdl1-t1.gif

3 全數(shù)字高頻雷達(dá)應(yīng)答器的信號(hào)處理

    頻率檢測(cè)模塊與存儲(chǔ)延時(shí)模塊為全數(shù)字高頻雷達(dá)應(yīng)答器的核心。頻率檢測(cè)模塊為基于FPGA的1 024點(diǎn)FFT滑窗頻率檢測(cè),窗的大小為512點(diǎn),其功能類似于頻譜監(jiān)測(cè)。由于高頻地波雷達(dá)一般采用線性調(diào)頻中斷連續(xù)波(FMICW)波形體制,其發(fā)射期與接收期由開關(guān)控制脈沖控制,且為不同的時(shí)間段。因此雷達(dá)應(yīng)答器需要準(zhǔn)確地判斷雷達(dá)信號(hào)的到達(dá)時(shí)刻,從而將接收信號(hào)延時(shí)后發(fā)射的信號(hào)能在雷達(dá)接收機(jī)的接收期內(nèi),頻率檢測(cè)模塊能比較準(zhǔn)確地定位雷達(dá)發(fā)射信號(hào)的到達(dá)時(shí)刻,同步觸發(fā)全數(shù)字高頻雷達(dá)應(yīng)答器進(jìn)行接收,從而可以準(zhǔn)確地計(jì)算應(yīng)答器的發(fā)射信號(hào)在雷達(dá)接收時(shí)間段內(nèi)的延時(shí)范圍,效率較高。

    系統(tǒng)工作時(shí)的時(shí)序如圖2所示,工作于接收和發(fā)射兩個(gè)狀態(tài),初始狀態(tài)為接收。在接收時(shí),發(fā)射控制脈沖TP為低電平,控制收發(fā)開關(guān)使天線與接收模塊接通而與發(fā)射模塊斷開,接收模塊開始對(duì)來(lái)自天線的接收信號(hào)進(jìn)行帶通濾波和采樣。此時(shí)從16位ADC采樣電路輸出的數(shù)字信號(hào)進(jìn)入頻率檢測(cè)模塊,頻率檢測(cè)模塊中的RAM1對(duì)接收信號(hào)進(jìn)行存儲(chǔ),頻率檢測(cè)模塊中的RAM1為1 536×16 bit,信號(hào)的采樣頻率為40.96 MHz,RAM1的存儲(chǔ)時(shí)鐘也為40.96 MHz。將采樣輸出的信號(hào)由低地址(起始地址)到高地址(結(jié)束地址)循環(huán)存入RAM1,最多存入1 024+512點(diǎn)的16 bit數(shù)據(jù),RAM1存滿后存儲(chǔ)地址回到起始地址,新的數(shù)據(jù)從起始地址開始存入RAM1并覆蓋之前存入的數(shù)據(jù),第一次存入1 024個(gè)的數(shù)據(jù)時(shí)會(huì)產(chǎn)生一個(gè)脈沖信號(hào)fft_trigger,表示觸發(fā)1 024點(diǎn)FFT處理,隨后每存入512個(gè)數(shù)據(jù)都會(huì)產(chǎn)生一個(gè)脈沖信號(hào)fft_trigger,表示將前一時(shí)刻512個(gè)數(shù)據(jù)與當(dāng)前時(shí)刻新的512個(gè)數(shù)據(jù)組成新的1 024個(gè)數(shù)據(jù),觸發(fā)1 024點(diǎn)FFT處理。FFT輸入時(shí)鐘為327.68 MHz,進(jìn)行1 024點(diǎn)FFT時(shí)需要1 024×3個(gè)FFT時(shí)鐘周期,當(dāng)存儲(chǔ)點(diǎn)數(shù)達(dá)到1 024個(gè)時(shí),開始將數(shù)據(jù)由低地址到高地址輸入FFT模塊,由于FFT模塊的處理速度為數(shù)據(jù)采樣速度的8倍,因此從數(shù)據(jù)開始進(jìn)入FFT模塊到FFT變換輸出全部結(jié)果只需要384個(gè)采樣周期,也為384個(gè)RAM1存儲(chǔ)周期。此時(shí)只存入了1 024+384個(gè)點(diǎn)的數(shù)據(jù),因此1 024點(diǎn)的FFT能在RAM存滿前完成,達(dá)到了實(shí)時(shí)處理的效果,便于對(duì)FFT處理后的信號(hào)頻譜進(jìn)行分析以決定是否進(jìn)入存儲(chǔ)延時(shí)模塊:如果接收的信號(hào)頻譜中特定頻率(雷達(dá)發(fā)射信號(hào)頻率)信號(hào)的幅度大于門限值,則進(jìn)入存儲(chǔ)延時(shí)模塊;如果接收的信號(hào)頻譜中特定頻率信號(hào)的幅度小于門限值,則等待fft_trigger信號(hào)并在fft_trigger的上升沿將RAM1中從第512個(gè)地址開始將數(shù)據(jù)送入FFT模塊。繼續(xù)對(duì)新的1 024點(diǎn)FFT處理后的信號(hào)頻譜進(jìn)行分析,以決定是否進(jìn)入存儲(chǔ)延時(shí)模塊,如此進(jìn)行512點(diǎn)滑窗直到信號(hào)頻譜中特定頻率信號(hào)的幅度大于門限值。此時(shí)產(chǎn)生一個(gè)脈沖信號(hào)above_thr,在above_thr上升沿產(chǎn)生一個(gè)脈沖信號(hào)r_trigger,表明接收到了雷達(dá)的發(fā)射信號(hào),進(jìn)入存儲(chǔ)延時(shí)模塊開始存儲(chǔ)數(shù)據(jù)。存儲(chǔ)延時(shí)模塊中的RAM2的寫地址遞增記為Ain,當(dāng)頻率檢測(cè)模塊檢測(cè)到的特定頻率信號(hào)幅度小于門限值時(shí)產(chǎn)生一個(gè)脈沖信號(hào)below_thr,表明結(jié)束存儲(chǔ)。此時(shí)發(fā)射控制脈沖TP為高電平,控制收發(fā)開關(guān)使天線與發(fā)射模塊接通而與接收模塊斷開,準(zhǔn)備發(fā)射。

jcdl1-t2.gif

    在發(fā)射時(shí),將存儲(chǔ)的信號(hào)進(jìn)行一定延時(shí)后發(fā)射,利用存儲(chǔ)延時(shí)模塊的RAM2存入和讀出接收信號(hào)時(shí)本身是對(duì)信號(hào)進(jìn)行確定時(shí)間的延時(shí),也可根據(jù)實(shí)際需要再加入額外的延時(shí),一個(gè)幀周期內(nèi)的延時(shí)相等,當(dāng)前幀周期內(nèi)的延時(shí)時(shí)間與前一幀周期內(nèi)的延時(shí)相差一個(gè)常量從而加入多普勒信息。延時(shí)完成后會(huì)產(chǎn)生一個(gè)脈沖信號(hào)t_trigger,表示觸發(fā)發(fā)射并開始從RAM2中讀出數(shù)據(jù)依次發(fā)射出去,信號(hào)通過(guò)發(fā)射模塊的DAC模/數(shù)轉(zhuǎn)換電路和功率放大電路經(jīng)天線發(fā)射,發(fā)射時(shí),存儲(chǔ)延時(shí)模塊中的RAM2的讀地址遞增記為Aout,當(dāng)Aout=Ain-512時(shí),TP變?yōu)榈碗娖?,控制收發(fā)開關(guān)使天線與接收模塊接通而與發(fā)射模塊斷開,進(jìn)入接收狀態(tài),如此循環(huán)往復(fù)。

4 全數(shù)字高頻雷達(dá)應(yīng)答器的程序設(shè)計(jì)

    系統(tǒng)程序設(shè)計(jì)的流程圖如圖3所示。系統(tǒng)上電后開始初始化,此時(shí)TP為低電平,系統(tǒng)工作在接收狀態(tài),接收模塊開始工作并將ADC采樣輸出的數(shù)據(jù)存入頻率檢測(cè)模塊中的RAM1,此時(shí)只需檢測(cè)fft_trigger信號(hào)的上升沿:如果沒有檢測(cè)到fft_trigger信號(hào)的上升沿則繼續(xù)等待,如果檢測(cè)到fft_trigger信號(hào)的上升沿則開始進(jìn)行FFT變換。對(duì)FFT結(jié)果進(jìn)行分析,如果特定頻率信號(hào)幅度小于門限值則繼續(xù)進(jìn)行1 024點(diǎn)滑窗FFT變換,如果特定頻率信號(hào)幅度大于門限值則存儲(chǔ)延時(shí)模塊開始工作,存儲(chǔ)延時(shí)模塊中的RAM2開始對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)。存儲(chǔ)過(guò)程中如果檢測(cè)到特定頻率信號(hào)幅度小于門限值則存儲(chǔ)結(jié)束進(jìn)入延時(shí)階段,此時(shí)TP變?yōu)楦唠娖綔?zhǔn)備發(fā)射,延時(shí)完成后開始發(fā)射,發(fā)射完成后系統(tǒng)重新進(jìn)入接收狀態(tài)。

jcdl1-t3.gif

5 實(shí)測(cè)結(jié)果

    全數(shù)字高頻雷達(dá)應(yīng)答器在現(xiàn)場(chǎng)實(shí)驗(yàn)中取得了較好的效果,能很好地模擬目標(biāo)的距離和運(yùn)動(dòng)速度,進(jìn)而實(shí)現(xiàn)了接收機(jī)通道校準(zhǔn)和雷達(dá)系統(tǒng)設(shè)備與算法的檢驗(yàn)?,F(xiàn)場(chǎng)實(shí)驗(yàn)中,由于雷達(dá)應(yīng)答器的方位角與距離已知,雷達(dá)接收機(jī)接收到雷達(dá)應(yīng)答器發(fā)射的信號(hào)后經(jīng)信號(hào)處理得出應(yīng)答器模擬目標(biāo)的測(cè)試方位角,將測(cè)試方位角與實(shí)際方位角對(duì)比即可對(duì)雷達(dá)接收機(jī)通道在該方向進(jìn)行校準(zhǔn)。為了校準(zhǔn)接收機(jī)的所有測(cè)試方向,需要將雷達(dá)應(yīng)答器在雷達(dá)360°的方位上移動(dòng)。同樣應(yīng)答器模擬的目標(biāo)距離和速度信息已知,雷達(dá)接收機(jī)接收到雷達(dá)應(yīng)答器發(fā)射的信號(hào)后經(jīng)信號(hào)處理得出應(yīng)答器模擬目標(biāo)的測(cè)試距離與測(cè)試速度,將其與實(shí)際的模擬目標(biāo)的距離和速度對(duì)比即可檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性。圖4為現(xiàn)場(chǎng)實(shí)驗(yàn)得到的二維距離多普勒譜圖,圖5為現(xiàn)場(chǎng)實(shí)驗(yàn)得到的多普勒譜圖。由圖4和圖5可見,在第8個(gè)距離元(即20 km)處出現(xiàn)目標(biāo)信號(hào),此信號(hào)為雷達(dá)應(yīng)答器所模擬的目標(biāo)回波信號(hào),信號(hào)的信噪比約為15 dB,經(jīng)信號(hào)處理后可以得到此模擬目標(biāo)的方位角、距離和運(yùn)動(dòng)速度,將其與實(shí)際設(shè)定的方位角、距離和運(yùn)動(dòng)速度對(duì)比即可對(duì)雷達(dá)接收機(jī)進(jìn)行通道校準(zhǔn),也可以進(jìn)一步檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性。

jcdl1-t4-5.gif

6 結(jié)論

    全數(shù)字高頻雷達(dá)應(yīng)答器采用基于FPGA的全數(shù)字處理與控制模式,不僅可以靈活地模擬目標(biāo)的距離信息,還能模擬目標(biāo)的運(yùn)動(dòng)速度,能很好地檢驗(yàn)雷達(dá)系統(tǒng)設(shè)備的可靠性與算法的準(zhǔn)確性。它與雷達(dá)的同步效果很好,沒有引入其他頻率時(shí)鐘源,能較好地對(duì)接收通道進(jìn)行幅度和相位校準(zhǔn),并且不需要知道雷達(dá)信號(hào)的波形參數(shù),在一定程度上擴(kuò)大了其應(yīng)用范圍,增加了應(yīng)用的靈活性,并且將接收到的雷達(dá)信號(hào)進(jìn)行存儲(chǔ)主要為最大限度地保證應(yīng)答器發(fā)射信號(hào)與原信號(hào)的相干性,從而能夠?qū)邮諜C(jī)通道的相位進(jìn)行校準(zhǔn)。

參考文獻(xiàn)

[1] 高火濤,楊子杰,吳世才,等.OSMAR2000相控陣天線的分析與設(shè)計(jì)[J].武漢大學(xué)學(xué)報(bào)(理學(xué)版),2001,47(5):536-540.

[2] 潘超,文必洋,周浩.單極子-交叉環(huán)天線陣波束形成的分析[J].電波科學(xué)學(xué)報(bào),2013,28(1):07-13.

[3] 高火濤,鄭霞,李杰,等.HFSWR單極子/交叉環(huán)天線陣的自適應(yīng)抗干擾[J].電子學(xué)報(bào),2003,31(10):1532-1535.

[4] HONG J,PARK S,JEONG S,et al.Adaptation mode controller using multiple signal classification for GSC-based beamforming[J].Electronics Letters,2013,49(17):1076-1078.

[5] 武漢大學(xué).高頻地波雷達(dá)應(yīng)答器:中國(guó),CN03235739.7[P].2004-03-10.

[6] 王錦華,石振華.高頻地波雷達(dá)應(yīng)答器的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制,2004,12(12):1195-1198.

[7] 文必洋,陳林松,楊子杰,等.利用DDS器件設(shè)計(jì)高頻雷達(dá)回波模擬器[J].武漢大學(xué)學(xué)報(bào)(理學(xué)版),2001,47(5):585-588.

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。