文獻標識碼: A
文章編號: 0258-7998(2014)11-0012-04
0 引言
在傳統(tǒng)的雷達仿真訓練系統(tǒng)中,通常以工控機作為硬件平臺,在Windows操作系統(tǒng)下采用高級語言(VC++等)編程的方法實現目標信號的產生及PPI顯示。該方法具有仿真逼真程度高及硬件通用性好等優(yōu)點,但受平臺影響,存在體積大、重量重、便攜性差及系統(tǒng)組成復雜等不足。
本文介紹一種基于FPGA的雷達PPI顯示設計及實現方法,能克服傳統(tǒng)方法的不足。
1 雷達PPI顯示原理
平面位置顯示器(PPI),屬于徑向圓掃描顯示,采用長余輝電磁偏轉陰極射線管或靜電偏轉示波管實現。PPI顯示器的優(yōu)點為目標數據直觀,易于理解,通常用于搜索警戒和作戰(zhàn)指揮。其顯示效果如圖1所示,圖中掃描線的指向為雷達天線的方位,掃描中心點與回波信號間的長度代表目標的距離,回波的形狀能夠體現目標的回波特征[1]。
2 PPI顯示研究與設計
2.1 PPI顯示仿真原理
根據雷達的工作原理,在其探測到目標后,可從回波中提取目標的位置信息。在直角坐標系中,目標主要包括斜距(D)、水平距離(d)、高度(h)、方位角(β)及高低角(ε)等信息,如圖2所示[2-3]。
由于雷達波以光速傳播,目標斜距D與傳播時間tr的關系如下:
目標水平距離d為:
設水平距離d在正北方位的投影為X0,則有:
設水平距離d在正西方位的投影為Y0,則有:
在LCD顯示器中進行PPI仿真顯示時,首先,根據式(1)求出斜距,再根據式(2)求出目標在以雷達為原點的投影。其次,如圖2所示,假設以正北方位為X軸,以正西方位為Y軸,根據式(3)、式(4)可將目標三維坐標信息轉換為以雷達為原點的二維坐標信息。最后,根據LCD顯示器像素等比例縮放,設N個像素點表示水平距離d,比例因子為K,有:
根據上式,可將以雷達位置為坐標原點的目標平面位置參數(X,Y)轉換為以LCD顯示器平面左上角為原點的平面坐標位置參數(x,y),則:
仿真時,為了實現如圖1所示的顯示效果,通常將LCD顯示器像素點(x0,y0)作為原點。由于LCD顯示器原點為左上角,通過坐標平移來實現該效果,有:
2.2 PPI顯示仿真系統(tǒng)設計
根據某型雷達仿真訓練系統(tǒng)功能需求,并結合FPGA處理器硬件資源,采用自頂向下的設計方法開展系統(tǒng)頂層設計。PPI顯示仿真系統(tǒng)頂層設計為:系統(tǒng)復位模塊、目標初始參數ASCII碼變換模塊及直行航路參數計算模塊等19個功能模塊。如圖3所示,系統(tǒng)通過串行通信接收初始參數,計算目標參數,并進行坐標變換;動態(tài)顯示控制模塊產生參數更新觸發(fā)脈沖;參數更新控制模塊將目標參數信息組合為通信報文,并產生參數發(fā)送觸發(fā)脈沖;參數發(fā)送模塊通過RS232總線發(fā)送報文數據,發(fā)送完畢后產生脈沖信號,參數更新控制模塊等待下一個參數更新觸發(fā)脈沖。由此,系統(tǒng)完成了PPI顯示及目標參數信息更新功能[4-5]。
2.3 PPI顯示的IP核設計
根據PPI顯示仿真原理,結合系統(tǒng)邏輯框圖開展IP核設計。IP核主要完成目標坐標參數轉換,將信息轉換為LCD顯示器字庫碼,RS232通信及目標參數周期更新等功能。
2.3.1 目標坐標參數轉換
根據PPI顯示仿真原理,先計算目標的水平距離,再進行比例縮放換算為LCD坐標參數。根據LCD分辨率,將(300,300)設置為原點,根據式(7)、式(8)實現該功能。根據上述關系,目標飛行航路PPI顯示的邏輯圖設計如圖4所示。
Derc為目標的方位角,D為斜距,H為高度,axisflag為目標位置寄存器。當初始水平距離大于飛行距離則axisflag為“1”,否則為“0”。目標坐標參數信息轉換主要包括開方、乘法及除法等算術運算[6],關鍵為方位角的轉換及坐標平移的實現。采用數據流級建模實現方位角的轉換,求出方位角的余角。方位角余角的正弦與水平距離的乘積則為目標的x坐標值。建模語句為:
assign DercMulti=(Derc>13'd3000)?(13'd6000-Derc):Derc;
assign TempDerc=(DercMulti>13'd1500)?(13'd3000-
DercMulti):DercMulti;
assign dercwire=13'd1500-TempDerc;
方位角正弦與水平距離的乘積則為目標的y坐標值。建模語句為:
assign Dercmulti=(Derc>13'd3000)?(13'd6000-Derc):Derc;
assign dercwire=(Dercmulti>13'd1500)?(13'd3000-
Dercmulti):Dercmulti;
對目標坐標(x,y)進行比例縮放后,得到其在LCD上的(X,Y)坐標值。采用數據流級建模完成X坐標的平移。當axisflag為1,且方位角大于1 500密位小于4 500密位時,或者當axisflag為0,且方位角小于1 500密位或大于4 500密位時, X取值為(11'd300-xasis),否則為(11'd300+xasis)。建模語句為:
assign XaxisCode=(((axisflag==1'b1)&((Derc>13'd1500)& (Derc<13'd4500)))|((axisflag==1'b0)&((Derc<13'd1500)|(Derc>13'd4500))))?(11'd300-xasis):(11'd300+xasis);
在對Y坐標進行平移時,采用數據流級建模完成坐標平移。當axisflag為1,且目標方位小于3 000密位時,或者當axisflag為0,且目標方位角大于3 000密位時, Y取值為(11'd300-xasis),否則為(11'd300+xasis)。建模語句為:
assign YaxisCode=(((axisflag==1'b1)&(Derc<13'd3000))|
((axisflag==1'b0)&(Derc>13'd3000)))(11'd300-yasis):(11'd300+yasis);
2.3.2 目標信息轉換為LCD顯示器字庫碼
航路目標參數主要包括速度、方位角、高低角、斜距、高度及水平距離等。在LCD顯示器上顯示時,需將數值轉換為ASCII碼值。其邏輯圖如圖5所示,采用除法運算求出各個位的數值。由于數字‘0’的ASCII值為0x30(48),數字加48得到其ASCII碼值。
2.3.3 RS232通信及目標參數周期更新
航路目標PPI顯示,由FPGA處理器通過RS232總線向LCD顯示器發(fā)送報文實現。通信報文格式如表1所示,幀頭長度為1 B,指令長度為1 B,指令參數最多可達1 018 B,幀尾長度為4 B。
根據仿真系統(tǒng)功能需求,LCD顯示器中顯示的內容主要包括掃描線、刻度、目標航跡及目標參數信息等,并周期性更新。FPGA控制單元與LCD顯示器進行串行通信的流程圖如圖6所示。
圖6所示的液晶屏顯示子程序中包含動態(tài)顯示控制、參數更新控制、參數發(fā)送3個核心功能模塊。其狀態(tài)圖及流程圖如圖7所示。動態(tài)顯示控制模塊采用有限狀態(tài)機方式實現,當F5downflag為高時,動態(tài)顯示控制模塊、參數更新控制模塊及參數發(fā)送模塊工作。其中,動態(tài)顯示控制模塊開始計時,并周期性產生scanflag脈沖;參數更新控制模塊捕捉到scanflag脈沖后,將updateout置為高電平,并開始判斷updateflag的狀態(tài);參數發(fā)送模塊捕捉到updateout上升沿后,通過有限狀態(tài)機方式選擇目標參數報文,實現參數周期更新,發(fā)送完畢后將updateflag置為高電平;參數更新控制模塊捕捉到updateflag上升沿后將updateout置為低電平,等待下一個scanflag信號。由此,完成了PPI顯示及更新。當動態(tài)顯示控制模塊產生地scanflag脈沖周期小于參數發(fā)送模塊完成發(fā)送產生地updateflag脈沖的周期時,可實現PPI參數的周期性實時更新。
3 仿真試驗與性能測試
3.1 仿真試驗
使用Verilog HDL完成各功能模塊的IP核設計,部分功能模塊的IP核仿真如圖8~圖10所示。
圖8為將以雷達為原點的目標的x坐標值縮放并平移至為以LCD顯示器(300,300)像素點為原點的X坐標值仿真試驗結果,與計算結果一致。
圖9為根據目標的實時斜距及高度計算目標的高低角,并將高低角轉換為ASCII值仿真。仿真結果與理論計算結果一致。
由仿真結果可以看出,PPI顯示IP核將目標狀態(tài)參數周期性的組合為報文,并通過串口發(fā)送,從而實現了目標參數PPI顯示及更新。
3.2 性能測試
將IP核下載至FPGA,控制LCD顯示器進行PPI顯示[7],顯示效果如圖11所示,顯示掃描線、目標的飛行軌跡及參數等信息,效果逼真。
4 結論
本文提出了一種基于FPGA的雷達PPI顯示原理及實現方法,并應用于仿真訓練裝備。該方法繼承了傳統(tǒng)基于Windows系統(tǒng)PPI顯示逼真度高等優(yōu)點,并克服了其不足,成為某型雷達重要的仿真訓練器材,受到了雷達部隊官兵的好評。
參考文獻
[1] 倪國旗.雷達模擬仿真訓練原理及應用[M].北京:解放軍出版社,2008.
[2] 丁鷺飛,耿富錄,陳建春.雷達原理(第五版)[M].北京:電子工業(yè)出版社,2014.
[3] 夏宇聞.Verilog數字系統(tǒng)設計教程(第3版)[M].北京:北京航空航天大學出版社,2013.
[4] 王金明.數字系統(tǒng)設計與Verilog HDL(第4版)[M].北京:電子工業(yè)出版社,2011.
[5] 李如年,倪國旗.某型雷達系統(tǒng)仿真[J].火力與指揮控制,2008,33(3):111-114.
[6] 陳國軍,萬明康,王大鳴,等.乘除法和開方運算的FPGA串行實現[J].微計算機信息(嵌入式與SOC),2008,24(2-2):167-168,192.
[7] Microsemi Corporation.ProASIC3 Flash family FPGAs datasheet[Z].USA:Microsemi Corporation,2014.