《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 業(yè)界動(dòng)態(tài) > 基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)

基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)

2015-10-15
關(guān)鍵詞: FPGA 系統(tǒng)設(shè)計(jì)

  目前,心血管疾病的診斷主要分為無(wú)創(chuàng)診斷和有創(chuàng)診斷法兩種。其中,無(wú)創(chuàng)診斷包括心電圖、動(dòng)態(tài)心電圖和心音圖、超聲心動(dòng)圖以及現(xiàn)代醫(yī)學(xué)成像技術(shù)[1];有創(chuàng)診斷主要指動(dòng)脈造影技術(shù),但是會(huì)帶來(lái)并發(fā)癥。非常嚴(yán)重的心血管疾病并不能夠通過(guò)心電圖做出正確診斷,而早期的心臟病變會(huì)引起心音信號(hào)成分的變化,通過(guò)心音圖分析心音成分以及雜音,能對(duì)早期心血管疾病做出正確診斷。心音信號(hào)是一種非常微弱的隨機(jī)信號(hào),在采集過(guò)程中不可避免地引入了噪聲。韋哲等人設(shè)計(jì)了基于聲卡的心音信號(hào)采集與處理系統(tǒng)[2],該系統(tǒng)充分利用了計(jì)算機(jī)資源,但是電腦本身存在較大噪聲,采集到的信號(hào)信噪比較低。童英華設(shè)計(jì)了基于單片機(jī)的心音、脈搏信號(hào)采集系統(tǒng)[3], 但是單片機(jī)存在傳輸速率低的問(wèn)題。本文設(shè)計(jì)了基于FPGA的心音采集系統(tǒng),該系統(tǒng)采集到的心音信噪比較高,適宜后續(xù)研究。
  1 采集系統(tǒng)整體方案設(shè)計(jì)
  本采集系統(tǒng)框圖如圖1所示,該系統(tǒng)由心音傳感器、信號(hào)預(yù)處理電路、A/D轉(zhuǎn)換電路以及PC等構(gòu)成。其中,信號(hào)預(yù)處理電路首先對(duì)心音信號(hào)進(jìn)行前級(jí)放大,然后經(jīng)過(guò)帶通濾波(由低通濾波電路和高通濾波電路構(gòu)成),最后經(jīng)過(guò)后級(jí)放大電路處理。帶通濾波電路可以通過(guò)開(kāi)關(guān)控制,前級(jí)放大的輸出可以通過(guò)開(kāi)關(guān)控制直接跳過(guò)帶通濾波電路直接到后級(jí)放大電路,由于前級(jí)信號(hào)只將心音信號(hào)放大到幾百毫伏,信號(hào)仍然很弱,因此再經(jīng)過(guò)后級(jí)放大電路把心音信號(hào)放大至+5 V范圍內(nèi),然后輸出到A/D轉(zhuǎn)換電路。A/D轉(zhuǎn)換電路采用8 bit、32 MS/s模數(shù)轉(zhuǎn)換單芯片AD9280,A/D轉(zhuǎn)換后的數(shù)據(jù)直接傳送給FPGA,F(xiàn)PGA通過(guò)串口將數(shù)據(jù)實(shí)時(shí)發(fā)送到PC,實(shí)現(xiàn)整個(gè)采集系統(tǒng)。

51.png

  基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)
  2 采集系統(tǒng)實(shí)現(xiàn)
  2.1 心音傳感器的研究
  心音傳感器是整個(gè)系統(tǒng)中的重要部分,它的特性對(duì)采集到的信號(hào)質(zhì)量至關(guān)重要。本文設(shè)計(jì)了一款優(yōu)質(zhì)、廉價(jià)的基于駐極體電容話筒的心音傳感器。該傳感器靈敏度高,抗干擾能力強(qiáng),除了能提取出微弱的心音信號(hào)外,還能盡量不受外界噪聲的干擾[4]。本傳感器由一個(gè)微型駐極體話筒和一個(gè)聽(tīng)診器的聽(tīng)頭組成,聽(tīng)診器選用的帶雙面探頭的歐石130 K。制作時(shí)把聽(tīng)診器的膠管截去,留下約10 cm左右,該傳感器對(duì)心音的靈敏度比較高,對(duì)外界的聲音幾乎無(wú)反應(yīng)[5]。振膜接收到聲波后發(fā)生相應(yīng)的振動(dòng),同時(shí)引起極板間距離的變化,電容計(jì)算公式為:
  其中,ε 為電解質(zhì)常數(shù),S 為極板表面積,d 為極板間距離。由式(1 ) 可知, 當(dāng)電容作相應(yīng)變化時(shí), 由于R 阻值很大, 充電電荷Q 來(lái)不及變化, 從而引起電容兩端的電壓發(fā)生變化, 即:
  U=Q/C (2 )
  這樣, 話筒就將聲音信號(hào)轉(zhuǎn)換成了電壓信號(hào)。
  2.2 心音信號(hào)預(yù)處理電路
  2.2.1 心音信號(hào)前置放大電路設(shè)計(jì)
  傳感器輸出的心音信號(hào)微弱并且?jiàn)A雜著噪聲, 為了提取出有用信號(hào), 必須進(jìn)行放大和濾波處理。本文采用同相輸入電路, 并且輸入電路需滿足如下要求:
  (1 ) 前置級(jí)的輸入阻抗要足夠高, 從而保證心音信號(hào)的穩(wěn)定放大。心音信號(hào)源本身是一種微弱的振動(dòng)源, 將聲波轉(zhuǎn)換為電信號(hào)的過(guò)程又呈現(xiàn)出高內(nèi)阻特性[ 6 ] , 粗略估計(jì), 與放大器輸入端相連的信號(hào)源內(nèi)阻高達(dá)100 kΩ。
  (2 ) 高共模抑制比(CMRR) 。生物電放大器的CMRR值一般要求達(dá)到60 dB~80 dB。但是放大器前邊傳感器系統(tǒng)影響了它的實(shí)際共模能力, 使得共模干擾轉(zhuǎn)化成差模干擾, 降低了整個(gè)前置級(jí)的CMRR。但是通過(guò)提高放大器的輸入阻抗可以減小這一轉(zhuǎn)化, 從而保證高的共模抑制比。
  (3 ) 低噪聲、低漂移。由于心音信號(hào)幅度較低, 僅在毫伏級(jí), 并且?jiàn)A雜著較大的熱噪聲, 要讓輸出信號(hào)具有較高的信噪比, 就要求放大器的內(nèi)部噪聲較低。為了滿足實(shí)驗(yàn)需要, 選取NE5532 運(yùn)算放大器, 它是一種高性能低噪聲運(yùn)算放大器。與大多數(shù)的標(biāo)準(zhǔn)運(yùn)算放大器相比,它具有更好的噪聲性能, 輸出驅(qū)動(dòng)能力和相當(dāng)高的小信號(hào)和電源帶寬。前置放大電路前端加了電解電容進(jìn)行濾波, 允許高頻成分通過(guò), 濾掉低頻成分。放大電路如圖2所示, 放大倍數(shù)為1+(R11+R12)/R14。

52.png

  基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)

2.2.2 心音信號(hào)高通濾波電路設(shè)計(jì)

        前置放大電路輸出的信號(hào)并不是純粹的心音信號(hào),其中夾雜著不少的工頻干擾和低頻分量[ 7], 如傳感器與皮膚的摩擦音、呼吸噪音和記錄儀器的干擾等。這不僅不利于后續(xù)分析研究, 更有可能淹沒(méi)心音信號(hào)。因此, 本文設(shè)計(jì)了一個(gè)高通濾波電路來(lái)消除上述噪音, 如圖3 所示。二階高通濾波器的傳遞函數(shù)為:

 

55.png

2.2.3 低通濾波電路

        從高通濾波電路出來(lái)的心音信號(hào)還混有較高頻率的傳聲器與人體皮膚摩擦產(chǎn)生的干擾, 通過(guò)低通濾波電路來(lái)濾除高頻干擾成分, 電路圖如圖4 所示。

56.png

2.2.4 后級(jí)放大電路

        由于前級(jí)信號(hào)只將心音信號(hào)放大到幾百毫伏,信號(hào)仍然很弱,因此再經(jīng)過(guò)后級(jí)放大電路把心音信號(hào)放大至+5 V范圍內(nèi)。

2.3 A/D轉(zhuǎn)換電路

        AD9280是一款單芯片、8 bit模數(shù)轉(zhuǎn)換器(ADC),采用單電源供電,內(nèi)置一個(gè)片內(nèi)采樣保持放大器和基準(zhǔn)電壓源。它采用多級(jí)差分流水線架構(gòu),數(shù)據(jù)速率達(dá)32 MS/s,在整個(gè)工作范圍內(nèi)保證無(wú)失碼。輸入經(jīng)過(guò)設(shè)計(jì),使成像和通信系統(tǒng)的開(kāi)發(fā)更加輕松。用戶可以選擇各種輸入范圍和偏移,并可以通過(guò)單端或差分方式驅(qū)動(dòng) 輸入。AD9280具有一個(gè)片上可編程基準(zhǔn)電壓源。也可以使用外部基準(zhǔn)電壓,以滿足應(yīng)用的直流精度與溫度漂移要求。采用+2.7 V~+5.5 V電源供電,非常適合高速應(yīng)用中的低功耗操作。額定溫度范圍為-40℃~+85℃工業(yè)溫度范圍。A/D轉(zhuǎn)換電路如圖6所示。

2.4 FPGA控制串口通信

        結(jié)合項(xiàng)目的現(xiàn)有設(shè)備DB2C8核心板,將信號(hào)放大電路和A/D轉(zhuǎn)換電路經(jīng)過(guò)DB2C8核心板的擴(kuò)展口,把A/D轉(zhuǎn)換的數(shù)據(jù)傳送到FPGA芯片 EP2C8Q208,A/D轉(zhuǎn)換的采樣時(shí)鐘由FPGA來(lái)控制,利用FPGA的FIFO存儲(chǔ)器存儲(chǔ)A/D轉(zhuǎn)換的數(shù)據(jù),然后控制串口通信的波特率為115 200 b/s,進(jìn)行實(shí)時(shí)傳輸。FPGA仿真波形如圖7所示。FIFO為異步讀寫(xiě),F(xiàn)IFO寫(xiě)時(shí)鐘速率為8 kHz,讀速率為60 MHz,串口通信的波特率設(shè)置為115 200 b/s,如圖7所示,PORT_txd為串口輸出,q為FIFO的讀數(shù).

        本采集系統(tǒng)在FPGA的控制下能夠快速、便捷地采集心音信號(hào)數(shù)據(jù),由采集的數(shù)據(jù)畫(huà)出的波形如圖8所示。本系統(tǒng)數(shù)據(jù)傳輸速率高,能在噪聲背景下提取出有用的心音信號(hào),使得心音的采集更加方便,心音庫(kù)的建立變得切實(shí)可行。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。