摘 要： 隨著電子產(chǎn)品小型化以及復(fù)雜化的發(fā)展，電源完整性的設(shè)計(jì)已經(jīng)成為了制約高速電路設(shè)計(jì)成敗的關(guān)鍵因素之一。能夠正確地測(cè)試到電源完整性參數(shù)對(duì)于產(chǎn)品調(diào)試來(lái)說(shuō)是最根本、最重要的一部分。為了能夠獲取精確測(cè)試電源完整性參數(shù)，從測(cè)試設(shè)備以及被測(cè)物兩個(gè)角度出發(fā)，結(jié)合原理分析以及建模仿真的方法，得出了電源完整性測(cè)試的正確方法，并且提供了測(cè)試步驟。
關(guān)鍵詞： 高速電路；電源完整性；仿真設(shè)計(jì)；信號(hào)完整性
0 引言
隨著電子技術(shù)的飛速發(fā)展，電子元器件正朝著微型化、高集成度、多功能化、高功率密度的方向發(fā)展。后摩爾時(shí)代，集成電子器件的規(guī)模越來(lái)越大，一個(gè)芯片核中集成幾十億只晶體管，由此帶來(lái)芯片的時(shí)鐘頻率不斷提高，供電電壓在不斷降低，相應(yīng)的功率和電流量級(jí)顯著提高。供電電路的品質(zhì)或者說(shuō)電源完整性的測(cè)試與驗(yàn)證，正愈來(lái)愈成為影響設(shè)計(jì)成敗的關(guān)鍵因素。本文將結(jié)合仿真分析的方法，介紹一種電源完整性的測(cè)試方法。
1 電源完整性測(cè)試的現(xiàn)狀
電源完整性是指電源供給的準(zhǔn)確性和穩(wěn)定性。實(shí)際的電路設(shè)計(jì)中，由于晶體管的開關(guān)以及實(shí)際互連線的特性等原因?qū)е码娫丛谝欢ǚ秶鷥?nèi)波動(dòng)。當(dāng)實(shí)際供電值高于波動(dòng)上限時(shí)，就會(huì)引起芯片工作的可靠性問(wèn)題；當(dāng)實(shí)際供電值低于下限時(shí)會(huì)導(dǎo)致芯片的工作性能降低甚至不能工作；當(dāng)電壓波動(dòng)幅度較大時(shí)，可能會(huì)直接影響相關(guān)電路的信號(hào)質(zhì)量[1]?；谏鲜鲞@些問(wèn)題，隨著單板高速高密度的發(fā)展，電源完整性已經(jīng)成為制約設(shè)計(jì)的一個(gè)重要因素。在硬件設(shè)計(jì)和調(diào)測(cè)過(guò)程中，必須首先保證電源電路高質(zhì)量工作。高速電路的設(shè)計(jì)復(fù)雜性使得電源完整性的測(cè)試工作也變得很困難。電路中電源的可測(cè)試點(diǎn)繁多，對(duì)于只有幾十毫伏的電源波動(dòng)，不同的工程師也往往會(huì)得到不同的結(jié)果。因此如何采用正確的測(cè)試方法對(duì)電源完整性進(jìn)行測(cè)試分析成為設(shè)計(jì)保證的前提。
2 電源完整性測(cè)試方法分析
2.1 電源測(cè)試的主要參數(shù)
PCB板上實(shí)現(xiàn)的電源網(wǎng)絡(luò)結(jié)構(gòu)比較復(fù)雜，其中包括供電芯片、負(fù)載芯片、濾波電容、互連走線以及各部分的寄生參數(shù)等，電源網(wǎng)絡(luò)的等效電路圖如圖1所示。
判定電源品質(zhì)是否滿足要求的標(biāo)準(zhǔn)簡(jiǎn)單直接，可以直接測(cè)試電源信號(hào)的直流電平與噪聲波動(dòng)總和滿足芯片要求的最大/最小范圍。雖然判定標(biāo)準(zhǔn)很簡(jiǎn)單，真實(shí)地測(cè)試到電源信號(hào)卻很困難。按照工程實(shí)際經(jīng)驗(yàn)，電源測(cè)試主要是紋波噪聲和直流壓降兩部分。直流壓降的測(cè)試是通常工作的慣例相對(duì)容易實(shí)現(xiàn)，以下將主要介紹電源紋波噪聲的測(cè)試。
理想的供電系統(tǒng)中所提供的電壓是一個(gè)恒定的值，但在實(shí)際單板內(nèi)，電源是圍繞這個(gè)恒定隨時(shí)間波動(dòng)著的，這就是電源紋波噪聲。從圖1所示的電壓調(diào)節(jié)模塊（Voltage Regulator Module，VRM）端開始分析，線性電源其本身引入的噪聲并不大；對(duì)于開關(guān)電源而言，由于MOS管的開和關(guān)都是時(shí)間的時(shí)常數(shù)，會(huì)引入一個(gè)與開關(guān)頻率相對(duì)應(yīng)的電壓波動(dòng)，這個(gè)波動(dòng)就是電源紋波（如圖2所示）。對(duì)于負(fù)載芯片而言，目前的大規(guī)模集成電路中包含了大量的晶體管，而這些晶體管的開關(guān)時(shí)刻以及開關(guān)速度也有所不同，負(fù)載的電流噪聲就變得很復(fù)雜，在相應(yīng)的頻段就會(huì)產(chǎn)生相應(yīng)的電源波動(dòng)；除此之外，相鄰電源平面之間的相互干擾也會(huì)引起電源的波動(dòng)。上述內(nèi)容就構(gòu)成了電源噪聲[2]，如圖2所示。通過(guò)以上對(duì)電源的分析可以看出，不同電路電源紋波噪聲的測(cè)試比較困難，下面將詳細(xì)分析并介紹電源紋波的測(cè)試方法。
2.2 測(cè)試點(diǎn)的選取
理想情況下，整個(gè)電源平面的電壓值都是相同的。但是由于衰減、距離噪聲源的遠(yuǎn)近、濾波電路放置等原因，電源輸出端和負(fù)載輸入端的紋波噪聲是有一定差別的。如果要測(cè)試電源芯片輸出特性，那就直接在電源芯片輸出電容附近進(jìn)行測(cè)試；如果要測(cè)試負(fù)載芯片的輸入電源特性時(shí)，那就一定是要在距離負(fù)載芯片管腳最近的地方進(jìn)行測(cè)試[3]。
盡管范圍已經(jīng)縮小，但是電源網(wǎng)絡(luò)在單板上面的可測(cè)試點(diǎn)還是很多，不同的人會(huì)選取不同的方案，如電源模塊的輸出點(diǎn)、濾波電容、上拉電阻、用電芯片的電源管腳等[4]。參與過(guò)實(shí)際測(cè)試的工程師會(huì)發(fā)現(xiàn)每個(gè)測(cè)試點(diǎn)的測(cè)試結(jié)果都會(huì)有一定差別，有時(shí)差別會(huì)非常大，那么哪個(gè)點(diǎn)的測(cè)試結(jié)果是最真實(shí)的需要詳細(xì)探究。通過(guò)信號(hào)完整性的一般知識(shí)可知，一般上拉電阻都是作為數(shù)字信號(hào)的匹配器件使用，因此與其相連的數(shù)字信號(hào)鏈路會(huì)對(duì)這個(gè)電源造成一定的影響，無(wú)法作為芯片供電的測(cè)試點(diǎn)；電源輸出管腳以及負(fù)載芯片的用電管腳通常因封裝焊接等因素而無(wú)法測(cè)試到[5]。綜上，應(yīng)該選取濾波電容作為電源測(cè)試點(diǎn)使用。但是單板中的濾波電容非常多，且分布的區(qū)域較大，具體測(cè)試點(diǎn)的選取需要通過(guò)仿真來(lái)確定。
本文使用安捷倫公司的ADS（Advanced Design System）進(jìn)行仿真，以恒流源代替供電、以交流電流源代替負(fù)載，中間的供電通道采用RLC等效電路代替，如圖3所示。通過(guò)電路中的等效測(cè)試點(diǎn)，對(duì)比各個(gè)點(diǎn)測(cè)試的差異。圖4為電源測(cè)試點(diǎn)選取仿真分析結(jié)果。
在圖4的6個(gè)測(cè)試點(diǎn)的仿真結(jié)果中，u1、u3是代表真實(shí)的源端、末端的電源噪聲，這里作為參考；u2、u4是電源輸出管腳或者負(fù)載電源管腳附近的濾波電容處的結(jié)果，從圖中可以看出，這兩點(diǎn)電壓與實(shí)際電壓差別非常大；u5、u6是電源輸出管腳或者負(fù)載電源管腳附近的濾波電容焊盤處（未焊接電容器）的結(jié)果，從圖中也可以看出這兩點(diǎn)的電壓與參考值基本一致。分析其原因，由于電源紋波噪聲都是交流信號(hào)，從而電容器上面有電流留過(guò)，因此在電感上面會(huì)產(chǎn)生一定的壓降；而當(dāng)不焊接電容時(shí)，雖然有焊盤帶來(lái)的電感，但是由于電感上無(wú)電流流過(guò)，因此焊盤處的電壓值就等效于參考電壓。
通過(guò)上述的分析，對(duì)與電源測(cè)試點(diǎn)的選取，在測(cè)試電源紋波噪聲時(shí)，可以在制作PCB（印制電路板）時(shí)預(yù)留專門的測(cè)試焊盤，也可以通過(guò)把單板上需要的測(cè)試點(diǎn)附近的某個(gè)電容器拆掉測(cè)試。
2.3 測(cè)量?jī)x器的選擇
電源完整性的測(cè)試，需要根據(jù)其波動(dòng)頻率、低幅度等特性選擇測(cè)試儀器。
當(dāng)需要測(cè)試電源的輸出特性時(shí)：電源的輸出噪聲通常是由于MOS管的開關(guān)所引起的，而電源的開關(guān)頻率通常都在20 MHz以下，為了能夠隔離負(fù)載的高頻噪聲以及測(cè)試引入的高頻噪聲，需要選擇帶寬較低（或可限制帶寬）的示波器進(jìn)行電源紋波測(cè)量。
當(dāng)需要測(cè)試負(fù)載芯片的輸入電源特性時(shí)：由于負(fù)載芯片中，晶體管的開關(guān)速度及開關(guān)時(shí)刻不同，直接影響了負(fù)載噪聲的帶寬。為了能夠真實(shí)地反映出芯片所感受到的電源紋波噪聲，就需要根據(jù)芯片中信號(hào)的最高帶寬來(lái)選擇。隨著工藝的不斷進(jìn)步，MOS管的開關(guān)速度也越來(lái)越快，信號(hào)的帶寬也就相應(yīng)地越來(lái)越寬，因此在測(cè)試負(fù)載噪聲時(shí)一定要選擇相應(yīng)的測(cè)量?jī)x器。
在選擇測(cè)試探頭時(shí)，不但要注意探頭的帶寬與示波器相匹配，同時(shí)探頭自身的特點(diǎn)會(huì)引入很多寄生參數(shù)，需要特別分析。通常測(cè)試電源會(huì)選用單端探頭和同軸電纜。
單端探頭的等效圖如圖5所示，其主要特性有：探頭中包含了一個(gè)pf級(jí)的電容以及M?贅級(jí)的電阻，會(huì)引入寄生參數(shù)；探頭的接地線一般比較長(zhǎng)，并且沒(méi)有與信號(hào)線緊耦合，會(huì)引入較大的回流電感；探頭在測(cè)試時(shí)是用針頭直接點(diǎn)在被測(cè)點(diǎn)的，測(cè)試的穩(wěn)定度非常差，會(huì)引入額外的電源波動(dòng)。
同軸電纜的主要特性有：使用SMA等接頭直接與示波器連接，與探頭的連接方式相同；僅僅是一段線纜，與探頭的電纜相當(dāng)；沒(méi)有引入額外的寄生參數(shù)；信號(hào)與地一直保持緊耦合狀態(tài)；同軸電纜可以直接焊接在被測(cè)點(diǎn)上，穩(wěn)定性非常好。
通過(guò)兩種探頭的對(duì)比可以得出，為了保證測(cè)試的正確性和精度，選擇同軸電纜更加可靠。
2.4 測(cè)試步驟
綜合以上對(duì)電源完整性測(cè)試的原理和測(cè)試設(shè)備的分析，下面以測(cè)試某FPGA的核電源的紋波噪聲測(cè)試為例，電源紋波的測(cè)試方法和步驟如下：
?。?）準(zhǔn)備示波器一臺(tái)、同軸電纜若干、供電電源一個(gè)、被測(cè)單板若干。
?。?）把同軸電纜焊接到FPGA背面的濾波電容處，至少在此網(wǎng)絡(luò)上面找3個(gè)點(diǎn)。
?。?）搭好設(shè)備以及測(cè)試系統(tǒng)，讓被測(cè)器件工作在最大負(fù)載電流的情況下。
?。?）示波器設(shè)置：
設(shè)置示波器工作在auto模式；
設(shè)置示波器工作在AC模式或者設(shè)置被測(cè)通道的偏置為直流電壓（如果已經(jīng)接了隔直器可以省略此步驟）；
設(shè)置示波器的電壓幅度為mV級(jí)別（根據(jù)實(shí)際測(cè)試結(jié)果，目的是使得測(cè)試波形至少占滿屏幕的80%）；
設(shè)置示波器的時(shí)間為ms級(jí)別，以便能夠捕捉到更全面的信息。
?。?）把步驟（2）中選擇的3個(gè)測(cè)試點(diǎn)上的測(cè)試結(jié)果取平均值即可做為測(cè)試結(jié)果。
圖6即為通過(guò)上述測(cè)試方法得到的測(cè)試波形。
3 結(jié)論
本文通過(guò)對(duì)電源配送網(wǎng)絡(luò)進(jìn)行詳細(xì)剖析，并結(jié)合仿真驗(yàn)證的方法，確定了電源完整性的正確測(cè)試方法。通過(guò)正確地測(cè)試電源完整性的參數(shù)，可以真實(shí)地反映單板中電源的工作性能，從而能夠更有力地判斷其對(duì)于整個(gè)單板的工作性能、穩(wěn)定性、可靠性等方面的影響，為實(shí)際高速電路的電源完整性測(cè)試提供幫助。
參考文獻(xiàn)
[1] SWAMINATHAN M， ENGIN A E. 芯片及系統(tǒng)的電源完整性建模與設(shè)計(jì)[M].李玉山，張木水，等，譯.北京：電子工業(yè)出版社，2008.
[2] 張木水，李玉山.信號(hào)完整性分析與設(shè)計(jì)[M].北京：電子工業(yè)出版社，2010.
[3] 張麗靜，嚴(yán)英敏，趙霞.基于DSP的中頻電源測(cè)試系統(tǒng)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2010，6（6）：186.
[4] 白同云．高速PCB電源完整性研究[J]．中國(guó)電子科學(xué)研究院學(xué)報(bào)，2006，1（1）：22-30.
[5] 盧俊郎，魏遜泰，唐子強(qiáng)，等．多層板電源完整性分析與應(yīng)用[J]．電子技術(shù)，2005，43（2）：41-44.