三星和臺(tái)積電都在積極完善自家的 10nm 制作工藝，但三星似乎已經(jīng)搶先一步了，不過臺(tái)積電也沒有落后多少。在分析師還在擔(dān)憂臺(tái)積電的 10nm 工藝會(huì)不會(huì)對(duì) iPhone 8 造成影響時(shí)，這家公司發(fā)話了。臺(tái)積電在今天宣布，他們的 10nm 制程一切如計(jì)劃進(jìn)行，而且現(xiàn)在已經(jīng)進(jìn)入量產(chǎn)期，預(yù)計(jì)在 2017 年第一季度就可以獲得第一筆營(yíng)收。
在此之前，三星已經(jīng)宣布將通過 10nm 工藝量產(chǎn)高通旗下的新一代處理芯片一事。有評(píng)論人士認(rèn)為，三星與高通合作，也就意味著他們從臺(tái)積電手里搶下了高通的 10nm 芯片訂單。不過《彭博社》指出，三星與臺(tái)積電之間的競(jìng)爭(zhēng)會(huì)讓蘋果在與供應(yīng)鏈協(xié)商未來(lái)的供應(yīng)合約時(shí)，享有更有利的議價(jià)優(yōu)勢(shì)，這會(huì)讓他們?cè)谧h價(jià)占上風(fēng)。
按照臺(tái)積電的計(jì)劃，該公司的 10nm 制程芯片將于 2017 年第一季度出貨，從時(shí)間上看比三星稍晚。但是臺(tái)積電對(duì)此并不擔(dān)心，他們認(rèn)為在爭(zhēng)奪蘋果 A11 芯片訂單的過程中將會(huì)力壓三星。而且，臺(tái)積電的 7nm 制程已經(jīng)在部署之中，目前已有大約 20 家客源采用他們的 7nm 制程。新制程芯片預(yù)訂會(huì)在 2017 年下半年試產(chǎn)，2018 年正式出貨。
為什么非要上10nm
半導(dǎo)體供應(yīng)鏈正面臨越來(lái)越多的挑戰(zhàn)，但10nm節(jié)點(diǎn)將有更大的機(jī)會(huì)能夠從新技術(shù)制程的微縮中獲得更大的好處。
根據(jù)國(guó)際商業(yè)策略（IBS）的分析預(yù)計(jì)，20nm和16／14nm制程的閘極成本將會(huì)比上一代技術(shù)更高。而針對(duì)10nm閘極成本的分析則顯現(xiàn)出不同的模式，如下圖所示。
在歷經(jīng)16nm／14nm閘極成本持續(xù)增加后，可望在10nm時(shí)降低。
雖然IBS并未預(yù)期制程技術(shù)停止微縮，但預(yù)計(jì)懲罰成本（cost penalty）將出現(xiàn)在采用20nm bulk CMOS HKMG和16／14nm FinFET之際。對(duì)于閘極成本的這些項(xiàng)測(cè)已經(jīng)證實(shí)是正確的，而當(dāng)蘋果（Apple）的20nm產(chǎn)品量產(chǎn)時(shí)，20nm晶片產(chǎn)能比起28nm時(shí)更低得多了。
臺(tái)積電（TSMC）提供了另一個(gè)例子。該公司的28nm晶片月產(chǎn)能（WPM）達(dá)15萬(wàn)片，但其20nm晶片月產(chǎn)能大約將近三分之一——60，000WPM。Globalfoundries在其紐約州馬爾它（Malta）晶圓廠也擁有20nm產(chǎn)能，但該廠的主要著重于FinFET。至于三星電子（Samsung Electronics）和聯(lián)電（UMC），他們決定直接跳過20nm。
隨著16／14nm晶圓量產(chǎn)，同樣地，16／14nm的晶圓產(chǎn)能又比28nm時(shí)更低。16／14nm的晶圓產(chǎn)量同樣是由Apple驅(qū)動(dòng)的，但利用16／14nm技術(shù)的時(shí)間長(zhǎng)短則將由10nm制程多快出現(xiàn)所決定。
相較于晶圓成本增加，10nm時(shí)的閘極成本將會(huì)降低，這是因?yàn)樵撝瞥虒?huì)具有更高的閘極密度。為了可在10nm時(shí)取得更低的閘極成本，勢(shì)必需要具備較高的系統(tǒng)與參數(shù)良率，但這并不難實(shí)現(xiàn)。
10nm所需的資本支出大約為20億美元，可實(shí)現(xiàn)10，000 WPM的產(chǎn)能；如果要達(dá)到40，000 WPM產(chǎn)能，那么晶圓廠將耗資80億美元。此外，實(shí)現(xiàn)10nm的設(shè)計(jì)至少需要1．5億美元的最低成本，因此，如果晶片營(yíng)收必須比設(shè)計(jì)成本更高10倍才能取得不錯(cuò)的投資報(bào)酬率，那么，10nm晶片就必須達(dá)到15億美元的銷售數(shù)字。
在10nm節(jié)點(diǎn)以后，可能必須使用超紫外光微影（EUV）技術(shù)，而且必須在提升EUV吞吐量方面穩(wěn)定進(jìn)步。盡管450mm晶圓技術(shù)持續(xù)進(jìn)展，但預(yù)計(jì)要到2020年以前才可能開始導(dǎo)入。
摩根大通證券半導(dǎo)體分析師哈戈谷（Gokul Hariharan）也表示，臺(tái)積電10納米制程是由16納米FinFET＋轉(zhuǎn)換而來(lái)，相較於先前28納米轉(zhuǎn)20或16納米，可望節(jié)省更多成本，即便沒有EUV，臺(tái)積電10納米預(yù)估可較16納米FinFET＋省下約30％成本，整體而言，幅度和28與40納米相當(dāng)，但優(yōu)於20與16納米FinFET＋。