馬趙，任尚坤，楊梅芳

　?。喜娇沾髮W(xué) 無(wú)損檢測(cè)技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室，江西 南昌 330063）

       摘要：激勵(lì)信號(hào)源是電磁超聲檢測(cè)系統(tǒng)的核心模塊之一，其輸出信號(hào)決定了電磁超聲檢測(cè)儀檢測(cè)的質(zhì)量。按照電磁超聲檢測(cè)系統(tǒng)對(duì)激勵(lì)源的要求，設(shè)計(jì)了相應(yīng)的正弦脈沖激勵(lì)源。該設(shè)計(jì)系統(tǒng)主要包括FPGA的硬件語(yǔ)言合成脈沖信號(hào)、D/A轉(zhuǎn)換、濾波放大、功率放大和阻抗匹配等硬件電路。該系統(tǒng)可輸出頻率、初始相位、占空比可調(diào)的脈沖正弦信號(hào)，滿足EMAT對(duì)激勵(lì)源的要求?？蔀樵O(shè)計(jì)便攜式的電磁超聲檢測(cè)儀提供借鑒。

　　關(guān)鍵詞：FPGA；電磁超聲檢測(cè)；信號(hào)源；硬件電路

　　中圖分類號(hào)：TG115.28文獻(xiàn)標(biāo)識(shí)碼：ADOI： 10.19358/j.issn.16747720.2016.23.024

　　引用格式：馬趙，任尚坤，楊梅芳. 基于FPGA的電磁超聲脈沖信號(hào)發(fā)生器的設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2016,35（23）：83-85,89.

0引言

　　電磁超聲檢測(cè)技術(shù)（EMAT）是一種新興的無(wú)損檢測(cè)技術(shù)，與傳統(tǒng)的壓電式超聲檢測(cè)技術(shù)相比具有明顯的優(yōu)勢(shì)。其具有無(wú)需耦合劑、非接觸性、能夠在高溫高壓等特殊環(huán)境中正常工作等優(yōu)點(diǎn)，將具有極大的潛在市場(chǎng)價(jià)值和廣闊的發(fā)展前景［1］。

　　電磁超聲檢測(cè)系統(tǒng)主要由激勵(lì)源、EMAT傳感器、接收信號(hào)處理系統(tǒng)3部分組成。EMAT傳感器由激勵(lì)探頭和接收探頭組成［1］。電磁超聲檢測(cè)原理可以概括為：高頻線圈中通過高頻高壓強(qiáng)電流的激勵(lì)脈沖信號(hào)，在外部偏置磁場(chǎng)作用下，在被測(cè)工件的表面或內(nèi)部產(chǎn)生不同的超聲波。其接收過程與激發(fā)過程互為逆過程，接收系統(tǒng)對(duì)探頭接收到的回波信號(hào)進(jìn)行處理，輸出到信號(hào)顯示端［2］。可以通過對(duì)有缺陷的回波信號(hào)和無(wú)缺陷的回波信號(hào)進(jìn)行觀察分析，來(lái)確定缺陷的位置和大小。

　　目前而言，EMAT還處于研發(fā)階段，激勵(lì)源的換能效率比較低，導(dǎo)致激發(fā)出的超聲波的信噪比較低。高質(zhì)量的激勵(lì)信號(hào)源是提高檢測(cè)效果的重要保證，本研究的目的是設(shè)計(jì)制造出高效可靠的電磁超聲激勵(lì)源系統(tǒng)［3］。

　　經(jīng)過查閱大量相關(guān)資料得到，通常采用PWM技術(shù)設(shè)計(jì)脈沖式信號(hào)發(fā)生器，但該方法輸出激勵(lì)信號(hào)存在易失真、諧波大、初始相位不穩(wěn)定等不足。本設(shè)計(jì)主要采用FPGA技術(shù)合成正弦脈沖信號(hào)，設(shè)計(jì)出可靠的脈沖信號(hào)發(fā)生器。

1硬件電路設(shè)計(jì)

　　整個(gè)硬件系統(tǒng)主要包括FPGA系統(tǒng)、AD轉(zhuǎn)換電路、低通濾波放大電路、隔離電路、功放電路、阻抗匹配電路等［4］，其系統(tǒng)框圖如圖1所示。

　　(1)FPGA系統(tǒng)

　　本設(shè)計(jì)采用了Altera公司的cyclone II系列的EP2C8Q208C7可編程器件。該可編程器件功能強(qiáng)大，I/O端口豐富，輸入時(shí)鐘頻率理論上能達(dá)到200 MHz。本設(shè)計(jì)采用輸入時(shí)鐘為50 MHz的有源晶振提供系統(tǒng)時(shí)鐘信號(hào)。另外通過PLL程序設(shè)計(jì)，提高輸出數(shù)字信號(hào)的頻率，使之能夠達(dá)幾百千赫茲到幾兆赫茲，完全能夠合成滿足條件的脈沖正弦信號(hào)。

　?。?）D/A濾波放大電路的設(shè)計(jì)

　　在提高FPGA高速輸出數(shù)字信號(hào)的同時(shí)，也需要采用高采樣速度的并行D/A芯片。本設(shè)計(jì)采用ADI公司的AD9708芯片，它是一種8 bit高速D/A轉(zhuǎn)換芯片，其最高采樣速度能達(dá)到125MS/s，能夠?qū)PGA并行發(fā)出的數(shù)字信號(hào)轉(zhuǎn)化為相對(duì)應(yīng)的模擬量。

　　FPGA 輸出的數(shù)字信號(hào)經(jīng)過D/A芯片的轉(zhuǎn)換，輸出模擬信號(hào)，通過低通濾波放大電路進(jìn)行濾波放大。低通濾波放大電路主要由無(wú)源電容電阻并聯(lián)濾波電路和放大芯片電路組成，放大芯片采用了OPA134運(yùn)算放大芯片對(duì)濾波后的信號(hào)進(jìn)行運(yùn)算放大。其設(shè)計(jì)原理圖如圖2所示。

　　經(jīng)過運(yùn)算放大芯片，輸出脈沖正弦信號(hào)只有正向電壓。脈沖信號(hào)通過減法器電路輸出交流電壓。減法器（Subtracter）同樣采用TI公司的OPA134運(yùn)算放大芯片，其電路原理圖如圖3所示。

　?。?）信號(hào)功率放大電路設(shè)計(jì)

　　EMAT要求輸出的激勵(lì)脈沖功率大，需要輸出的脈沖功率達(dá)到幾百瓦甚至是幾千瓦。越高的激勵(lì)功率越容易在檢測(cè)工件內(nèi)部激勵(lì)出超聲波?？紤]到輸出信號(hào)的功率大，將輸出的脈沖信號(hào)先通過1:1的繞線比例變壓器將脈沖發(fā)生電路與功放電路進(jìn)行隔離，從而減小后期的功率放大對(duì)信號(hào)發(fā)生電路產(chǎn)生的影響［3］。

　　設(shè)計(jì)采用了集成功放芯片對(duì)合成的脈沖信號(hào)進(jìn)行功率放大。采用的集成功放芯片是TDA7293功率放大芯片，能夠有100 W的輸出功率。同時(shí)為了使線圈獲得最大的功率，需要對(duì)電路進(jìn)行阻抗匹配設(shè)計(jì)。

　?。?）阻抗匹配電路設(shè)計(jì)

　　阻抗匹配電路是電磁超聲檢測(cè)系統(tǒng)的重要組成部分，阻抗匹配是指負(fù)載阻抗與激勵(lì)源內(nèi)部阻抗互相適配，得到最大功率輸出。對(duì)于不同特性的電路，匹配條件是不一樣的。對(duì)于純電阻而言，電源內(nèi)阻的大小等于外部電阻的大小，此時(shí)外部負(fù)載能夠獲得最大的功率；對(duì)于阻抗電路而言，其輸入阻抗與輸出阻抗共軛，此時(shí)負(fù)載能夠獲得最大的功率［3］。

2FPGA激勵(lì)源數(shù)字系統(tǒng)設(shè)計(jì)

　　現(xiàn)場(chǎng)可編程門陣列（FPGA）是一種采用硬件編程語(yǔ)言編程的器件，具有靈活的、可編程的邏輯門陣列芯片。利用硬件描述語(yǔ)言（HDL）能夠完成各種數(shù)字電路系統(tǒng)的設(shè)計(jì)，減少了傳統(tǒng)邏輯門芯片的數(shù)量，簡(jiǎn)化了硬件電路設(shè)計(jì)；FPGA器件的時(shí)鐘頻率能達(dá)到幾十兆甚至幾百兆赫茲，完全能夠滿足合成高頻信號(hào)的要求 ［5］。

　　本文主要利用FPGA器件合成所需要的脈沖式正弦信號(hào)。由于EMAT需要的激勵(lì)信號(hào)是脈沖式的，若直接采用DDS芯片作為激勵(lì)輸出信號(hào)，其輸出的信號(hào)是連續(xù)的，很難通過硬件控制或者軟件編程，使其輸出的信號(hào)呈現(xiàn)脈沖周期性；同樣采用高速開關(guān)控制，很難保證信號(hào)的周期性。經(jīng)過多方面考慮，采用FPGA器件，利用硬件編程語(yǔ)言合成脈沖信號(hào)。FPGA合成脈沖正弦信號(hào)包括兩部分，即 FPGA查找表的設(shè)計(jì)和Verilog HDL語(yǔ)言編程實(shí)現(xiàn)輸出。

　　2.1FPGA查找表的設(shè)計(jì)

　　查找表（LUT）是合成波形的關(guān)鍵部分，如何建立查找表至關(guān)重要。本設(shè)計(jì)采用MATLAB軟件工具，編程產(chǎn)生一個(gè)周期的正弦波形，并采樣正弦圖像若干個(gè)點(diǎn)，提取出相應(yīng)的點(diǎn)所對(duì)應(yīng)的數(shù)值。經(jīng)過一系列的數(shù)字處理，將處理后的數(shù)值輸入到quartus II 新建的rom文件中。具體設(shè)計(jì)如下：

　?。?）設(shè)置正弦波的相關(guān)參數(shù)。在MATLAB中設(shè)置正弦函數(shù)的頻率、初始相位、采樣頻率、采樣點(diǎn)數(shù)、振幅以及直流分量的值，使MATLAB能夠輸出一個(gè)周期的正弦波形。本設(shè)計(jì)如下：

　　f=1;Fs=256;P1=0;

　　N=256;t=［0:1/Fs:N/Fs］;

　　A0=128;A=128;

　　s=A*sin(2*pi*f*t + pi*P1/180) + A0;

　　B=round(s);plot(s);

　　其中f為信號(hào)頻率，本設(shè)計(jì)只需輸出一個(gè)周期的波形，即f=1；Fs為采樣頻率，滿足Fs>2f;N為采樣點(diǎn)數(shù)；s為函數(shù)表達(dá)式；B中的值是s四舍五入后的值。

　?。?）在MATLAB的workspace對(duì)話框中提取B的值，輸入到quartusII新建的Memory Initialization File文件中，建立sin.mif文件。其數(shù)據(jù)格式如圖4所示。

　　2.2FPGA編程合成信號(hào)

　　現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的。Verilog HDL 硬件描述語(yǔ)言廣泛應(yīng)用于數(shù)字系統(tǒng)設(shè)計(jì)中，本設(shè)計(jì)也采用了該硬件描述語(yǔ)言來(lái)描述FPGA內(nèi)部數(shù)字系統(tǒng)的設(shè)計(jì)，從而輸出滿足要求的脈沖信號(hào) ［2］。

　　本設(shè)計(jì)的核心思想是對(duì)Look-up Table讀取地址所對(duì)應(yīng)的數(shù)據(jù)，通過時(shí)鐘控制輸入到D/A芯片的數(shù)字端口，轉(zhuǎn)換成模擬信號(hào)。首先在設(shè)計(jì)模塊中定義出相關(guān)的輸入輸出端口，輸入輸出端口主要包括時(shí)鐘輸入端CLK、復(fù)位輸入端口RST_B、8位數(shù)據(jù)輸出端q端口、輸出DAC芯片時(shí)鐘信號(hào)端口。模塊設(shè)計(jì)端口設(shè)置如下：

　　/***********I/O Port*************/

　　input CLK;

　　input RST_B;

　　outputq;

　　outputDAC_CLK ;

　　wireCLK;

　　wireRST_B;

　　wire［7:0］ q;

　　wireDAC_CLK;

　　ROM例化到模塊電路中代碼：

　　/**********ROMinstance************/

　　ROM_P I_ROM_P(

　　. address (addr),

　　.clock (CLK),

　　.q(q ));

　　例化后的mif文件導(dǎo)入到數(shù)字模塊中，程序模塊生成數(shù)據(jù)地址，將地址匹配到ROM_P的地址，從而讀取地址所對(duì)應(yīng)的數(shù)值。在硬件層面，通過時(shí)鐘信號(hào)的控制，將ROM_P中地址對(duì)應(yīng)的數(shù)值送到D/A芯片的輸入端，從而轉(zhuǎn)化成模擬信號(hào)，合成所需要的正弦脈沖信號(hào)。

3實(shí)驗(yàn)結(jié)果

　　在完成相關(guān)設(shè)計(jì)后，對(duì)硬件電路和FPGA數(shù)字系統(tǒng)進(jìn)行相關(guān)調(diào)試，完成相關(guān)的測(cè)試。設(shè)置相關(guān)的參數(shù)，利用quartusII軟件平臺(tái)，將設(shè)計(jì)的數(shù)字系統(tǒng)下載到硬件系統(tǒng)中。

　　用數(shù)字示波器顯示出單通道正弦脈沖信號(hào)的波形，如圖5和6所示。通過FPGA控制調(diào)節(jié)設(shè)置相應(yīng)的參數(shù), 輸出多脈沖信號(hào)波形，如圖7所示。

　　本設(shè)計(jì)可以產(chǎn)生可控周期數(shù)的正弦脈沖信號(hào)，且其脈沖信號(hào)的頻率可以通過設(shè)置相應(yīng)的參數(shù)來(lái)調(diào)節(jié)，調(diào)節(jié)范圍可達(dá)幾十千赫茲至幾兆赫茲，完全能夠滿足電磁超聲脈沖信號(hào)發(fā)生器的要求。

4結(jié)論

　　信號(hào)發(fā)生器是電磁超聲檢測(cè)系統(tǒng)的核心組成部分之一，本文設(shè)計(jì)的脈沖式正弦信號(hào)發(fā)生器能夠提供較為穩(wěn)定的正弦脈沖信號(hào)。研究結(jié)論如下:

　　(1)采用FPGA芯片，利用硬件編程語(yǔ)言合成脈沖信號(hào)，具有頻率高、信號(hào)穩(wěn)定的特點(diǎn)，克服了直接采用DDS芯片作為激勵(lì)輸出信號(hào)連續(xù)性的不足，使輸出的信號(hào)由連續(xù)式變?yōu)槊}沖式，并且簡(jiǎn)化了模塊電路的設(shè)計(jì)。

　　(2)利用FPGA芯片產(chǎn)生脈沖式正弦信號(hào)，能夠精確控制高頻脈沖信號(hào)輸出，通過功率放大隔離和阻抗匹配，能夠產(chǎn)生適合電磁超聲檢測(cè)的激勵(lì)信號(hào)。該設(shè)計(jì)克服了采用PWM傳統(tǒng)技術(shù)輸出信號(hào)易失真、諧波大、初始相位不確定等不足。

　　參考文獻(xiàn)

　　［1］ 黃松嶺，王坤，趙偉. 電磁超聲導(dǎo)波理論與研究［M］. 北京：清華大學(xué)出版社，2013.

　?。?］ 潘偉才. 基于FPGA的電磁超聲檢測(cè)系統(tǒng)的研究［D］.哈爾濱：哈爾濱工業(yè)大學(xué)，2008.

　　［3］ MIRKHANI K, CHAGGARES C,MASTERSON C,et al. Optimal design of EMAT transmitters［J］. NDT & E International, 2004, 37(3): 181-193.

　?。?］ 金哲.鋼軌應(yīng)力的電磁超聲檢測(cè)技術(shù)研究［D］.南京：南京航空航天大學(xué)，2011.

　?。?］ 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程［M］.北京：北京航空航天大學(xué)出版社，2008.