馬秀飛1，焦杰2，李海濱3，鄒德旋1
(1.江蘇師范大學(xué) 電氣工程及自動(dòng)化學(xué)院，江蘇 徐州 221116; 2.吉林省廣播電視研究所，吉林 長(zhǎng)春 130041; 3.吉林省六六一臺(tái)，吉林 長(zhǎng)春 130119)
摘要：收測(cè)固定頻率的節(jié)目信號(hào)和全頻段頻譜掃描是無(wú)線調(diào)頻廣播監(jiān)測(cè)工作的主要內(nèi)容，在實(shí)際工作中，這兩種功能的實(shí)現(xiàn)通常分別使用廣播接收監(jiān)測(cè)板卡和頻譜監(jiān)測(cè)板卡兩種不同的設(shè)備。根據(jù)這兩種不同設(shè)備高頻接收混頻電路的共性與差異，介紹了一種以CPLD為核心，具有兩種監(jiān)測(cè)功能的電路，可以根據(jù)實(shí)際應(yīng)用的需要設(shè)置成為其中任意一個(gè)工作模式。這種設(shè)計(jì)方法具有電路簡(jiǎn)單、成本低、使用靈活的優(yōu)點(diǎn)。該電路經(jīng)過在廣播電視監(jiān)測(cè)設(shè)備中的實(shí)際應(yīng)用，取得了良好的效果。
關(guān)鍵詞：下變頻器；CPLD；鎖相環(huán)
中圖分類號(hào)：TP37文獻(xiàn)標(biāo)識(shí)碼：ADOI： 10.19358/j.issn.1674-7720.2017.01.028
引用格式：馬秀飛，焦杰，李海濱，等. 調(diào)頻廣播監(jiān)測(cè)設(shè)備混頻電路的CPLD設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2017,36（1）：93-96.
0引言
無(wú)線調(diào)頻廣播監(jiān)測(cè)主要在固定頻率上收測(cè)節(jié)目信號(hào)，或者在整個(gè)頻段內(nèi)進(jìn)行頻譜掃頻。在電路設(shè)計(jì)上都是采用超外差工作原理，用下變頻器把接收信號(hào)轉(zhuǎn)換成中頻信號(hào)［1］。接收信號(hào)的頻率等于本振頻率減去中放電路中心頻率的差，通過改變本振頻率來(lái)改變接收頻率。定頻收測(cè)和掃頻兩種設(shè)備的工作原理相似，只是兩者的工作狀態(tài)不一樣。定頻收測(cè)為了便于精確改變頻率，一般采用鎖相環(huán)［12］設(shè)計(jì)本機(jī)振蕩器；而掃頻監(jiān)測(cè)采用較快的速度不斷變換接收頻率，測(cè)量出整個(gè)頻段內(nèi)各個(gè)頻率的信號(hào)強(qiáng)度，常用以下兩種方法設(shè)計(jì)這種掃頻振蕩器：
(1)用鎖相環(huán)設(shè)計(jì)振蕩器，掃頻工作就是逐一設(shè)定接收頻率，測(cè)完一個(gè)頻率信號(hào)電平之后再測(cè)下一個(gè)頻率。這種方法的優(yōu)點(diǎn)是每個(gè)測(cè)量頻率都能準(zhǔn)確設(shè)置，頻率分辨準(zhǔn)確［1］；還可以任意跳到指定的接收頻率，進(jìn)行隨機(jī)測(cè)量。但是每次設(shè)頻都會(huì)導(dǎo)致鎖相環(huán)失鎖，再次重新捕獲鎖定需要一個(gè)穩(wěn)定的過程，所以掃頻速度較慢。
(2)用鋸齒波作為掃描電壓，加到壓控振蕩器上產(chǎn)生本振信號(hào)。這種方法的掃頻速度快，但是壓控振蕩器的頻率與電壓之間并不存在精準(zhǔn)的函數(shù)關(guān)系，不能直接用掃描電壓準(zhǔn)確換算出振蕩頻率。因此，在這種掃頻式頻譜儀上會(huì)設(shè)計(jì)一個(gè)可移動(dòng)的頻標(biāo)，標(biāo)記出正測(cè)量的那個(gè)頻率值。
另外還有一種采用快速傅里葉變換(FFT）的頻譜分析儀，信號(hào)經(jīng)過模/數(shù)轉(zhuǎn)換器（ADC）之后，通過傅里葉運(yùn)算公式計(jì)算出各個(gè)頻率分量而得到頻譜曲線。這種方法應(yīng)用在調(diào)頻廣播頻段的高頻信號(hào)測(cè)量時(shí)，對(duì)模/數(shù)轉(zhuǎn)換器和處理器的性能要求較高。廣播監(jiān)測(cè)設(shè)備受成本限制而基本不采用這種方法。
本文介紹了一種應(yīng)用在調(diào)頻廣播監(jiān)測(cè)設(shè)備中的混頻電路，采用CPLD和下變頻器芯片設(shè)計(jì)。在定頻收測(cè)模式下，用鎖相環(huán)產(chǎn)生本振信號(hào)；在掃頻監(jiān)測(cè)模式下，設(shè)計(jì)了一種帶有快速頻率測(cè)量功能的掃頻本振電路。并且還設(shè)計(jì)了一種帶有超時(shí)復(fù)位功能的SPI接口電路，用于與單片機(jī)之間的通信。
1基本電路
使用型號(hào)為EPM570的CPLD進(jìn)行設(shè)計(jì)，通過控制混頻芯片上的壓控振蕩器，可以產(chǎn)生不同的振蕩頻率。定頻收測(cè)工作模式下的電路是一個(gè)鎖相環(huán)。在掃頻模式下工作時(shí)，CPLD用PWM方式產(chǎn)生掃頻三角波，加在壓控振蕩器上，再由CPLD測(cè)量出瞬時(shí)頻率。在CPLD中設(shè)計(jì)了一個(gè)SPI接口電路，與STM32F407單片機(jī)通信。圖1是這部分的電路原理圖。
CPLD的57、58管腳輸出電壓控制信號(hào)，經(jīng)過R15、R16和C17組成的RC低通濾波器，再用Q2、Q3這兩個(gè)三極管放大，加在LA1185接收電路的壓控振蕩器［1］VCO_IN上。當(dāng)控制電壓較高時(shí)，變?nèi)荻O管結(jié)電容較小，振蕩頻率較高；而電壓較低時(shí)，變?nèi)荻O管結(jié)電容比較大，振蕩頻率較低。
調(diào)頻廣播信號(hào)的頻率范圍在87.5～108 MHz，中頻10.7 MHz，所以本振的頻率范圍是98.2～118.7 MHz。考慮實(shí)際生產(chǎn)中器件的差異，設(shè)計(jì)加在變?nèi)荻O管上的電壓在1～6 V范圍內(nèi)，壓控振蕩器的實(shí)際輸出頻率范圍大約是80～130 MHz。
壓控振蕩器輸出信號(hào)送入CPLD的98腳進(jìn)行鑒頻鑒相，同時(shí)也實(shí)時(shí)測(cè)量振蕩頻率。單片機(jī)U2使用定時(shí)器提供鎖相參考時(shí)鐘CLKREF和一個(gè)固定頻率的100 kHz時(shí)鐘。使用SPI接口控制CPLD的工作并讀取CPLD中的數(shù)據(jù)。
2工作原理
電路有兩個(gè)工作模式，一個(gè)是用于監(jiān)測(cè)固定頻率信號(hào)的定頻收測(cè)模式，另一個(gè)是繪制整個(gè)頻段內(nèi)頻譜曲線的掃頻監(jiān)測(cè)模式。
2.1定頻接收工作模式
利用SPI接口可以將電路設(shè)置為鎖相環(huán)工作模式，并獲取壓控振蕩器的振蕩頻率。圖2是這個(gè)鎖相環(huán)的原理框圖。
組成鎖相環(huán)的核心部分是壓控振蕩器、分頻器、鑒頻鑒相器(PFD)［2］和低通濾波器。壓控振蕩器輸出的信號(hào)經(jīng)過分頻后，用鑒頻鑒相器與基準(zhǔn)頻率進(jìn)行比較，把頻率相位的誤差反饋到壓控振蕩器上。當(dāng)壓控振蕩器輸出頻率f，經(jīng)過N分頻之后恰好與基準(zhǔn)頻率F相等時(shí)，鎖相環(huán)進(jìn)入穩(wěn)定的鎖定狀態(tài)。設(shè)置單片機(jī)定時(shí)器時(shí)鐘為84 MHz，計(jì)數(shù)溢出分頻系數(shù)為M，則有f=N×84/M(MHz)。
需要設(shè)定某個(gè)振蕩頻率時(shí)，單片機(jī)可以利用SPI接口，對(duì)CPLD中分頻器設(shè)置新的分頻系數(shù)N，并調(diào)整定時(shí)器溢出數(shù)值M即可。為了降低鎖相環(huán)的相位噪聲，要按照兩個(gè)頻率的最簡(jiǎn)整數(shù)比設(shè)置N和M。
放大之后的振蕩信號(hào)同時(shí)還送給計(jì)數(shù)器，實(shí)時(shí)測(cè)量振蕩頻率,從而檢查鎖相環(huán)的工作狀態(tài)。這種測(cè)頻的功能主要用于掃頻監(jiān)測(cè)模式。
2.2掃頻監(jiān)測(cè)工作模式
在固定的開門時(shí)間T之內(nèi)，用計(jì)數(shù)器累計(jì)待測(cè)振蕩脈沖數(shù)量N，關(guān)門時(shí)刻用鎖存器保存這個(gè)數(shù)值，同時(shí)清零計(jì)數(shù)器再次啟動(dòng)計(jì)數(shù)，可以測(cè)出振蕩頻率f=N/T。因?yàn)檎{(diào)頻廣播接收本振的頻率大約在100 MHz附近，所以設(shè)計(jì)頻率測(cè)量的開門時(shí)間為320 μs，用16位二進(jìn)制計(jì)數(shù)器，測(cè)量的精度可優(yōu)于10-5。測(cè)得的頻率數(shù)值利用SPI接口送給單片機(jī)，再結(jié)合檢波電路測(cè)量得到的信號(hào)強(qiáng)度瞬時(shí)值就能繪制出頻譜曲線。圖3是掃頻振蕩電路的原理框圖?！ ?/p>
壓控振蕩器的掃頻電壓用PWM方式產(chǎn)生。具體就是把100 kHz的基準(zhǔn)頻率送給計(jì)數(shù)器計(jì)數(shù)，并把這個(gè)計(jì)數(shù)器分成高低兩組。用數(shù)值比較器比較這兩組計(jì)數(shù)數(shù)值，根據(jù)比較的結(jié)果設(shè)置輸出高低電平就能產(chǎn)生占空比連續(xù)改變的PWM信號(hào)，再經(jīng)RC低通濾波器之后即可產(chǎn)生壓控振蕩器所需要的鋸齒波掃描電壓。
3CPLD設(shè)計(jì)
CPLD選用了ALTERA公司的EPM570T100C5N設(shè)計(jì)同步時(shí)序邏輯電路。
3.1分頻器的邏輯
設(shè)計(jì)一種可設(shè)置溢出上限的累加器作為鎖相環(huán)的分頻器，它主要由帶有同步清零端的同步二進(jìn)制累加計(jì)數(shù)器U23、上限數(shù)據(jù)鎖存器U24以及全等數(shù)值比較器U26組成。圖4是這個(gè)分頻器的邏輯圖。
同步二進(jìn)制累加計(jì)數(shù)器U23由12位觸發(fā)器組成，在壓控本振脈沖XCLK的上升沿到達(dá)時(shí)刻同時(shí)翻轉(zhuǎn)，累加計(jì)數(shù)脈沖數(shù)量。12位的上限數(shù)據(jù)鎖存器U24由12個(gè)D觸發(fā)器組成，在SPI_LATCH的上升沿，把從SPI接口收到的D［11..0］的數(shù)據(jù)值保存起來(lái)作為計(jì)數(shù)上限。全等數(shù)值比較器U26把上限鎖存器U24和計(jì)數(shù)器U23的12個(gè)數(shù)據(jù)位逐位進(jìn)行異或運(yùn)算之后，再進(jìn)行12位的或非運(yùn)算，只有當(dāng)鎖存器與計(jì)數(shù)器兩者數(shù)值相同時(shí)，比較結(jié)果才輸出1，下一個(gè)時(shí)鐘邊沿將清零計(jì)數(shù)器。為了防止因各門電路速度差異，導(dǎo)致電路發(fā)生部分清零，計(jì)數(shù)器U23設(shè)計(jì)了同步清零端SYNC_RESET，所有觸發(fā)器只在XCLK上升沿同時(shí)翻轉(zhuǎn)，保證可靠清零。因?yàn)殍b頻鑒相器對(duì)脈沖邊沿特別敏感, 所以用觸發(fā)器U30鎖存數(shù)值比較結(jié)果，每次溢出，都能產(chǎn)生一個(gè)OVERFLOW信號(hào)送入鑒頻鑒相器。
3.2掃頻發(fā)生器
把100 kHz的固定頻率送給一個(gè)17位的計(jì)數(shù)器進(jìn)行計(jì)數(shù)，同時(shí)用一個(gè)8位數(shù)值比較器比較其最高8位和最低8位的數(shù)據(jù)值，根據(jù)比較結(jié)果設(shè)置PWM輸出信號(hào)的高低電平。如果低位數(shù)值小就輸出低電平，低位數(shù)值大就輸出高電平。再經(jīng)過低通濾波器就形成了掃頻用鋸齒波電壓。圖5所示為這個(gè)掃頻發(fā)生器的邏輯圖。
圖5掃頻發(fā)生器邏輯圖因?yàn)檫@個(gè)低位計(jì)數(shù)器總是從零累加到255，然后溢出歸零，所以設(shè)計(jì)在它與高位數(shù)值相等時(shí)把輸出置1，它歸零時(shí)輸出也跟著清零。利用這個(gè)規(guī)律采用全等數(shù)值比較器進(jìn)行設(shè)計(jì)，既可以簡(jiǎn)化電路邏輯，又能保證輸出端不會(huì)因門電路速度差異產(chǎn)生“競(jìng)爭(zhēng)”與“冒險(xiǎn)”。
在17位計(jì)數(shù)器中，設(shè)計(jì)8位同步計(jì)數(shù)器U36作為低8位，9位同步計(jì)數(shù)器U37作為高9位，并把U37的最高8位與U36的數(shù)值送給全等數(shù)據(jù)比較器U38，兩計(jì)數(shù)值相等時(shí)輸出高電平脈沖信號(hào)，置位觸發(fā)器U42，然后一直保持1狀態(tài)直到低位計(jì)數(shù)器溢出。在U47輸出掃頻用的PWM信號(hào)，再經(jīng)過外部的RC低通濾波器產(chǎn)生鋸齒波掃描電壓。
頻譜儀通常使用鋸齒波作為掃頻波形，從最低頻率逐漸到達(dá)最高頻，然后再快速返回最低頻開始下一輪掃頻。因?yàn)镻WM輸出之后的低通濾波器時(shí)間常數(shù)較大，如果從最高頻率直接返回到最低頻率，掃頻電壓會(huì)跟不上變化，產(chǎn)生較大的失真。所以最終采用的是三角波而不是鋸齒波。
在三角波掃頻情況下，掃頻從最低頻率逐漸到達(dá)最高頻率，利用高位計(jì)數(shù)器U37的溢出信號(hào)翻轉(zhuǎn)T觸發(fā)器U44，選擇輸出反相信號(hào)，使掃頻從最高端逐漸返回最低，明顯改善了電壓頻率的跟蹤性能。
3.3快速測(cè)頻邏輯
在CPLD中，用固定開門時(shí)間320 μs計(jì)數(shù)壓控本振的脈沖數(shù)量，在關(guān)門時(shí)刻用數(shù)據(jù)鎖存器保存，同時(shí)清零計(jì)數(shù)器，然后再次開門計(jì)數(shù)。圖6是測(cè)頻電路邏輯圖。
外部壓控本振信號(hào)從XCLK輸入16位同步二進(jìn)制計(jì)數(shù)器U14，CPLD內(nèi)部對(duì)100 kHz時(shí)鐘64分頻得到的1.562 5 kHz信號(hào)從U12送到鎖存器U16、U17的時(shí)鐘端和計(jì)數(shù)器的異步復(fù)位端RESET，在上升沿鎖定數(shù)據(jù)并復(fù)位計(jì)數(shù)器。計(jì)數(shù)值從U18送到SPI輸出電路。
3.4鑒頻鑒相器、電荷泵與PWM輸出
無(wú)論是定頻接收模式，還是掃頻監(jiān)測(cè)模式，都是對(duì)壓控振蕩器進(jìn)行控制。在定頻接收模式下，利用鑒頻鑒相器和電荷泵控制壓控振蕩器。而在掃頻模式下，直接輸出PWM。圖7所示為這部分的邏輯圖。
設(shè)置PWMEN為低電平時(shí)，電路工作在定頻接收模式下。觸發(fā)器U54、U55和與門U56組成鑒頻鑒相器，兩個(gè)觸發(fā)器的輸出端經(jīng)三態(tài)門U62、U63接到外部的RC電路組成了電荷泵。OP和ON分別是充電與放電引腳。在鎖圖7鑒頻鑒相器、電荷泵與PWM輸出邏輯圖
定狀態(tài)，OP和ON都是高阻狀態(tài)。一旦出現(xiàn)了頻率差或相位差，則從OP或ON輸出誤差脈沖，自動(dòng)修正本振頻率。
設(shè)置PWMEN為高電平時(shí)，電路工作在掃頻模式下，PWM引腳的信號(hào)經(jīng)過三態(tài)門控制邏輯在OP和ON輸出。
3.5帶有超時(shí)復(fù)位功能的SPI接口
設(shè)計(jì)SPI接口實(shí)現(xiàn)CPU與CPLD通信。圖8為SPI接口的邏輯圖。
圖8具有超時(shí)功能的SPI接口邏輯圖SPI輸入電路就是一個(gè)16位的串入并出移位計(jì)數(shù)器，由U4和U25組成，SPI_CLK上升沿鎖存SPI_MOSI數(shù)據(jù)。SPI輸出電路是由U66和U67組成的并入串出移位計(jì)數(shù)器，對(duì)每幀SPI數(shù)據(jù)都從第二個(gè)SPI_CLK下降沿移出一位數(shù)據(jù)到SPI_MISO。4位二進(jìn)制計(jì)數(shù)器U7累加SPI_CLK時(shí)鐘個(gè)數(shù)，每計(jì)滿16個(gè)時(shí)，產(chǎn)生信號(hào)SPI_LATCH通知分頻器鎖存輸入數(shù)據(jù)。在計(jì)數(shù)器U7為零時(shí)，如果單片機(jī)發(fā)起SPI數(shù)據(jù)幀讀取，那么U66和U67在SPI_CLK的第一個(gè)下降沿鎖存并行的SPIDO［15..0］，保存最新一次測(cè)頻結(jié)果，經(jīng)SPI送給單片機(jī)。
因?yàn)镾PI接口是一種同步串行工作接口，如果發(fā)生干擾使SPI_CLK上意外多收或少收到一個(gè)脈沖，將導(dǎo)致之后的所有數(shù)據(jù)都發(fā)生串位。主要有3種解決方法：(1)多接一條引線，引入外部片選功能，可以復(fù)位意外錯(cuò)誤；(2)用特殊的數(shù)值作為復(fù)位命令，例如用實(shí)際應(yīng)用中本不應(yīng)該出現(xiàn)的0x0000觸發(fā)復(fù)位；(3)用超時(shí)檢測(cè)方法，對(duì)未完成的通信數(shù)據(jù)，超時(shí)自動(dòng)復(fù)位。這里采用第3種方法。
在SPI總線空閑時(shí)，SPI_CLK為1。超時(shí)計(jì)數(shù)器U3在100 kHz的時(shí)鐘驅(qū)動(dòng)下，若SPI時(shí)鐘計(jì)數(shù)器非零，則累加計(jì)數(shù)。如果計(jì)數(shù)期間發(fā)生了SPI總線活動(dòng)，SPI_CLK的低電平可以清零計(jì)數(shù)器U3，使之不能溢出。如果計(jì)數(shù)期間SPI總線一直空閑，那么在1.638 4 s后計(jì)數(shù)器U3溢出，清零SPI時(shí)鐘計(jì)數(shù)器U7，從而復(fù)位整個(gè)SPI接口。
4結(jié)束語(yǔ)
如果用幾個(gè)不同的專用集成電路分別來(lái)設(shè)計(jì)鎖相環(huán)、掃頻電路以及快速測(cè)頻功能，則需要元件較多。若用單片機(jī)來(lái)設(shè)計(jì)這些功能電路，則鎖相環(huán)功能和快速測(cè)頻功能都受到單片機(jī)IO速度的限制，必須外擴(kuò)芯片。用CPLD結(jié)合單片機(jī)是一種結(jié)構(gòu)簡(jiǎn)單、性價(jià)比較高的設(shè)計(jì)方案。
參考文獻(xiàn)
?。?］ 曾興雯,劉乃安,陳健.高頻電子線路［M］.北京：高等教育出版社，2003.
?。?］ 冠先果，高博，龔敏. 用于鎖相環(huán)快速鎖定的鑒頻鑒相器設(shè)計(jì)［J］.電子與封裝，2014（5）：23-24.