0 引言

    雷達(dá)測(cè)速的工作原理是以多普勒效應(yīng)為基礎(chǔ)的，在科學(xué)和工程中有廣泛的應(yīng)用^[1]。運(yùn)動(dòng)目標(biāo)的雷達(dá)回波會(huì)產(chǎn)生多普勒頻移，而多普勒頻移與目標(biāo)運(yùn)動(dòng)速度成正比，通過(guò)對(duì)多普勒頻移的精確測(cè)量，可實(shí)現(xiàn)對(duì)目標(biāo)運(yùn)動(dòng)速度的精確測(cè)量。

    IVS-179是Innosent公司推出的一款K-波段帶VCO的雷達(dá)前端模塊，其發(fā)射頻率為24 GHz～24.25 GHz；發(fā)射功率20 dBm；采用平面微帶天線陣列結(jié)構(gòu)，波束寬度水平方向?yàn)?°，垂直方向?yàn)?8°；旁瓣抑制比大于15 dB。該雷達(dá)模塊性能優(yōu)良，操控簡(jiǎn)單，非常易于系統(tǒng)集成，應(yīng)用十分廣泛。

    基于時(shí)移相位差的測(cè)頻算法是一種常用的頻率測(cè)量算法，但是由于常規(guī)的FFT不能有效地克服頻譜泄漏，且對(duì)信號(hào)頻率、相位的測(cè)量都依賴(lài)于一些近似的估計(jì)，因而測(cè)量精度不能達(dá)到令人滿意的程度^[2]。

    全相位FFT(apFFT)具有優(yōu)良的抑制頻譜泄漏性能^[3]。尤其突出的是，apFFT具有“初始相位不變”的重要特性，即對(duì)單頻正弦信號(hào)作apFFT變換，最高譜線的初始相位嚴(yán)格等于該正弦信號(hào)的初始相位，而不受頻譜擴(kuò)散的影響。因此，利用apFFT的“初相不變性”可以大大提高時(shí)移相位差法的頻率測(cè)量精度，從而大大提高多普勒雷達(dá)的測(cè)速精度。

1 apFFT時(shí)移相位差法的算法原理

1.1 apFFT算法原理

    apFFT算法可以分解為數(shù)據(jù)預(yù)處理和FFT兩部分，其算法原理如圖1所示，其中N是FFT點(diǎn)數(shù)。

    設(shè)一個(gè)長(zhǎng)度為(2N-1)的輸入序列：

    數(shù)據(jù)預(yù)處理是指利用卷積窗W，將該輸入序列按圖1所示的運(yùn)算映射為長(zhǎng)度為N的數(shù)據(jù)向量：

    然后，對(duì)y序列做N點(diǎn)的FFT，從而實(shí)現(xiàn)apFFT變換。其中，根據(jù)數(shù)據(jù)處理的要求選擇不同的卷積窗W，卷積窗類(lèi)型可分為無(wú)窗、單窗和雙窗。

1.2 基于apFFT的時(shí)移相位差法

    設(shè)單頻信號(hào)序列為：

2 雷達(dá)測(cè)速系統(tǒng)的組成與工作原理

    雷達(dá)測(cè)速系統(tǒng)組成如圖2所示。系統(tǒng)主要包括：多普勒雷達(dá)前端模塊、中頻信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換電路和數(shù)模轉(zhuǎn)換電路、FPGA數(shù)字信號(hào)處理平臺(tái)、以太網(wǎng)接口電路、外部大容量存儲(chǔ)器等。

    在系統(tǒng)上電或復(fù)位之后，F(xiàn)PGA首先通過(guò)參數(shù)配置接口初始化雷達(dá)工作參數(shù)，再通過(guò)DAC電路產(chǎn)生雷達(dá)工作所需控制信號(hào)。

    在啟動(dòng)測(cè)速后，雷達(dá)模塊輸出的多普勒中頻信號(hào)首先經(jīng)過(guò)中頻信號(hào)調(diào)理電路的處理，再由16 bit的ADC完成模數(shù)轉(zhuǎn)換。其中，中頻信號(hào)調(diào)理電路由有源高通濾波器、程控衰減器和有源低通濾波器組成，F(xiàn)PGA可以通過(guò)程控衰減器控制輸入信號(hào)的幅度。

    采樣后的數(shù)據(jù)經(jīng)FPGA緩存、加窗處理、頻譜變換、主譜識(shí)別和cordic求解相位^[4]等處理，最終得到主譜相位，并計(jì)算出多普勒頻率及相應(yīng)的速度值。

    大容量存儲(chǔ)器由2片NAND Flash構(gòu)成，每片容量8 Gb。在現(xiàn)場(chǎng)實(shí)測(cè)時(shí)，可將ADC采樣的數(shù)據(jù)存儲(chǔ)到NAND Flash中，之后，再帶回實(shí)驗(yàn)室做詳細(xì)的數(shù)據(jù)分析。由于存儲(chǔ)器容量大，可存儲(chǔ)幾個(gè)小時(shí)的原始數(shù)據(jù)。

    以太網(wǎng)電路采用以太網(wǎng)接口控制芯片W5300。通過(guò)以太網(wǎng)完成控制命令的下發(fā)和測(cè)量結(jié)果的上傳工作?？刂泼畎ɡ走_(dá)工作模式、雷達(dá)啟閉、程控衰減量等，上傳的數(shù)據(jù)包括ADC采樣數(shù)據(jù)和測(cè)頻結(jié)果。

3 雷達(dá)測(cè)速系統(tǒng)的數(shù)據(jù)采集與處理

    ADC采樣后的數(shù)據(jù)分為兩路，一路數(shù)據(jù)通過(guò)以太網(wǎng)接口上傳至PC，在PC中存為T(mén)XT文本文件，并在MATLAB環(huán)境下作數(shù)字信號(hào)處理^[5]；另一路數(shù)據(jù)直接在FPGA平臺(tái)上進(jìn)行計(jì)算，計(jì)算后的結(jié)果再通過(guò)以太網(wǎng)上傳到PC。二者處理的結(jié)果可作對(duì)比實(shí)驗(yàn)。

3.1 數(shù)據(jù)的采樣與存取

    數(shù)據(jù)采樣與處理參數(shù)：

    采樣點(diǎn)數(shù)3N：6 144；采樣率：200 kS/s；ADC數(shù)據(jù)量化位數(shù)：16 bit；FFT點(diǎn)數(shù)N：2 048；FFT的頻率分辨率：97.66 Hz；窗類(lèi)型：Blackman雙窗。

    經(jīng)ADC采樣后的數(shù)據(jù)存儲(chǔ)到FPGA內(nèi)部的RAM中，RAM的大小為3N字。緩存區(qū)操作流程：若寫(xiě)地址大于2N-1，表明前2N-1個(gè)點(diǎn)寫(xiě)滿，開(kāi)始讀取地址為0～2N-2的數(shù)據(jù)；若寫(xiě)地址大于0小于N，則讀取地址為N～3N-2的數(shù)據(jù)，不滿足讀數(shù)據(jù)的條件，則等待。在讀寫(xiě)RAM操作過(guò)程中，讀數(shù)據(jù)時(shí)鐘遠(yuǎn)遠(yuǎn)高于寫(xiě)數(shù)據(jù)時(shí)鐘，以保證讀取新數(shù)據(jù)之前，上一次數(shù)據(jù)已處理完成。

3.2 FPGA數(shù)據(jù)的處理流程

    FPGA數(shù)據(jù)處理流程主要包括：讀寫(xiě)RAM、加窗處理、apFFT運(yùn)算、查找主譜、計(jì)算主譜相位和計(jì)算結(jié)果的緩存等。

    為了抑制頻譜泄漏，突出頻譜主瓣，對(duì)數(shù)據(jù)采取加窗處理。

    經(jīng)過(guò)乘法器的輸出數(shù)據(jù)過(guò)寬，需要截位。在模塊控制器的控制下，前N-1點(diǎn)截位后，壓入FIFO中緩存；后N點(diǎn)到來(lái)后，F(xiàn)IFO中數(shù)據(jù)出棧，并和截位后的數(shù)據(jù)相加，完成apFFT算法的預(yù)處理過(guò)程。

    查找主譜，即尋找頻譜中最高譜線。確定最高譜線后，需要計(jì)算其相位，計(jì)算主譜相位通過(guò)cordic算法實(shí)現(xiàn)。當(dāng)主譜相位計(jì)算完成以后，緩存一次，緩存的結(jié)果就是每3N點(diǎn)的前后2N-1點(diǎn)的兩組apFFT主譜序號(hào)及其相位值。

    每完成一次3N點(diǎn)計(jì)算后，結(jié)果被存儲(chǔ)到RAM中，每完成一次速度測(cè)量，再將RAM中數(shù)據(jù)讀出并通過(guò)以太網(wǎng)傳到上位機(jī)。

    圖3為FPGA的apFFT時(shí)移相位差法測(cè)頻結(jié)構(gòu)圖。

4 測(cè)速實(shí)驗(yàn)與數(shù)據(jù)分析

4.1 實(shí)驗(yàn)室環(huán)境下的模擬測(cè)速實(shí)驗(yàn)與數(shù)據(jù)分析

    利用信號(hào)源產(chǎn)生一個(gè)頻率為1.2 kHz的單頻正弦波，用該信號(hào)模擬多普勒雷達(dá)測(cè)速中頻信號(hào)，則對(duì)應(yīng)的速度值為27 km/h。

    對(duì)FPGA平臺(tái)計(jì)算后所得的上傳結(jié)果，利用MATLAB繪制成速度曲線如圖4所示。

    由圖4可以看到，速度曲線在27 km/h附近上下波動(dòng)。其中，最大偏差速度值為27.008 km/h，相對(duì)于真實(shí)值的誤差為0.3‰。

    由此可見(jiàn)，基于apFFT的時(shí)移相位差法能實(shí)現(xiàn)高精度的速度測(cè)量。

4.2 外場(chǎng)實(shí)際測(cè)速實(shí)驗(yàn)與數(shù)據(jù)分析

    測(cè)速器安裝在公路的人行過(guò)街天橋上，選取單一車(chē)輛高速行駛時(shí)進(jìn)行測(cè)量。

    圖5為雷達(dá)多普勒回波中頻信號(hào)，圖6為雷達(dá)回波中頻前2N-1點(diǎn)apFFT頻譜，圖7為雷達(dá)回波中頻后2N-1點(diǎn)apFFT頻譜，圖8為速度測(cè)量曲線。

    從雷達(dá)回波角度看，當(dāng)被測(cè)目標(biāo)速度穩(wěn)定且不存在其他目標(biāo)干擾時(shí)，雷達(dá)回波穩(wěn)定，輸出的多普勒中頻信號(hào)質(zhì)量好。從頻譜角度分析，頻譜主瓣突出。

    從速度曲線來(lái)看，曲線平穩(wěn)，末端有下降趨勢(shì)，這是由于被測(cè)目標(biāo)靠近雷達(dá)時(shí)，被測(cè)物體運(yùn)動(dòng)方向和目標(biāo)與雷達(dá)連線的夾角逐漸增大導(dǎo)致多普勒頻率減小所引起的。

    在描繪速度曲線的數(shù)據(jù)中，選擇一段連續(xù)數(shù)據(jù)制成表1，根據(jù)表1中的結(jié)果發(fā)現(xiàn)，最大與最小頻率差Δf=3.95 Hz，其變化率僅為1.4‰。

    同樣的，由頻率對(duì)應(yīng)計(jì)算的速度值相對(duì)變化量也比較小，最大速度與最小速度之差僅為0.09 km/h，變化率仍為1.4‰。

    因此，在實(shí)際的應(yīng)用中，基于apFFT的時(shí)移相位差法同樣能實(shí)現(xiàn)高精度的速度測(cè)量。

5 結(jié)論

    本文設(shè)計(jì)了以FPGA為處理核心的多普勒雷達(dá)測(cè)速系統(tǒng)，并將基于apFFT的時(shí)移相位差法這一高精度測(cè)頻算法應(yīng)用于實(shí)際測(cè)速中；利用MATLAB的信號(hào)處理功能和GUI設(shè)計(jì)了上位機(jī)的可視化界面，以便于及時(shí)觀察時(shí)頻域數(shù)據(jù)和測(cè)速結(jié)果。多次實(shí)測(cè)結(jié)果表明，該雷達(dá)測(cè)速系統(tǒng)完全達(dá)到設(shè)計(jì)要求，能夠?qū)崿F(xiàn)目標(biāo)運(yùn)動(dòng)速度的高精度測(cè)量。

參考文獻(xiàn)

[1] 劉麗華．多普勒雷達(dá)測(cè)速系統(tǒng)研究[D]．武漢：華中科技大學(xué)，2007.

[2] 賀同，陳星，洪龍龍.基于FPGA的全相位FFT高精度頻率測(cè)量[J].電子測(cè)量技術(shù)，2013，36(8)：80-83.

[3] 王兆華，黃翔東.數(shù)字信號(hào)全相位譜分析與濾波技術(shù)[M].北京：電子工業(yè)出版社，2009.

[4] 王夢(mèng)源，王書(shū)省，陳星．流水線雙模CORDIC算法的FPGA實(shí)現(xiàn)[J]．電子測(cè)量技術(shù)，2007，30(9)：184-186.

[5] 陳垚光，毛濤濤，王正林，等.精通MATLAB GUI設(shè)計(jì)[M].第2版．北京：電子工業(yè)出版社，2011.

作者信息:

張  明，陳  星，王宇飛

（北京航空航天大學(xué) 電子信息工程學(xué)院，北京100191）