徐韋佳，田俊杰，施琴

　?。ㄖ袊?guó)人民解放軍理工大學(xué) 理學(xué)院，江蘇 南京 211101）

       摘要：為了實(shí)現(xiàn)逐次逼近型模數(shù)轉(zhuǎn)換器(Successive Approximation AnalogtoDigital Converter, SAR ADC)，在MATLAB平臺(tái)上使用Simulink 工具，建立SAR ADC的理想模型，主要包括數(shù)模轉(zhuǎn)換器（DAC）、比較器、譯碼器和寄存器模塊。理論分析時(shí)鐘抖動(dòng)、開(kāi)關(guān)非線(xiàn)性、比較器失調(diào)、電容失配等非理想因素對(duì)系統(tǒng)性能的影響，在理想模型基礎(chǔ)上添加非理想因素，進(jìn)行MATLAB仿真，通過(guò)分析輸出信號(hào)頻譜的變化，總結(jié)降低非理想因素對(duì)系統(tǒng)性能影響的方法，對(duì)實(shí)際電路設(shè)計(jì)具有指導(dǎo)意義。

　　關(guān)鍵詞：SAR ADC；MATLAB；非理想因素

　　中圖分類(lèi)號(hào)：TN432文獻(xiàn)標(biāo)識(shí)碼：ADOI： 10.19358/j.issn.1674-7720.2017.08.007

　　引用格式：徐韋佳，田俊杰，施琴.SAR ADC的系統(tǒng)級(jí)建模與仿真［J］.微型機(jī)與應(yīng)用，2017,36（8）：19-22,25.

0引言

　　模數(shù)轉(zhuǎn)換器(AnalogtoDigital Converter, ADC)作為連接外界模擬信號(hào)和數(shù)字信號(hào)處理系統(tǒng)的橋梁，得到了廣泛應(yīng)用。在諸多不同結(jié)構(gòu)的ADC中，逐次逼近型ADC(SAR ADC)具有中等精度、尺寸小、功耗低、成本低等優(yōu)點(diǎn)，廣泛應(yīng)用在工業(yè)控制、消費(fèi)電子、信號(hào)采集等場(chǎng)合。近年來(lái)，隨著CMOS工藝特征尺寸的不斷減小，SAR ADC的速度跟精度不斷提高，功耗跟電源電壓不斷降低，如何從系統(tǒng)級(jí)設(shè)計(jì)角度減小各種非理想因素對(duì)SAR ADC性能的影響，優(yōu)化SAR ADC的架構(gòu)設(shè)計(jì)，已成為當(dāng)前研究熱點(diǎn)之一。

　　當(dāng)前SAR ADC的發(fā)展趨勢(shì)是高速、高精度和低功耗。然而，由于一些非理想因素的存在，會(huì)影響SAR ADC系統(tǒng)的性能。當(dāng)SAR ADC趨于高速的時(shí)候，任何微小的時(shí)鐘抖動(dòng)都會(huì)影響模數(shù)轉(zhuǎn)換的精度。電源電壓不穩(wěn)定會(huì)造成系統(tǒng)性能的不穩(wěn)定。開(kāi)關(guān)非線(xiàn)性、器件失配、比較器失調(diào)、噪聲等會(huì)造成系統(tǒng)精度的下降和功耗的增加，這些都是影響SAR ADC系統(tǒng)性能的非理想因素。因此，要設(shè)計(jì)出高性能的SAR ADC，總結(jié)降低非理想因素對(duì)系統(tǒng)影響的方法，尤為關(guān)鍵。

　　當(dāng)前國(guó)內(nèi)有關(guān)SAR ADC的研究大多著重于具體電路設(shè)計(jì)細(xì)節(jié)，而在系統(tǒng)級(jí)設(shè)計(jì)和建模等頂層設(shè)計(jì)方面的關(guān)注比較少［1］。今后ADC的發(fā)展趨勢(shì)是片上系統(tǒng)(System on Chip, SOC)，這是一個(gè)集成了IP核、具有專(zhuān)用目標(biāo)的集成電路，同時(shí)也是一項(xiàng)從確定系統(tǒng)功能開(kāi)始，到軟/硬件劃分，最終完成設(shè)計(jì)的新技術(shù)。但是SoC也會(huì)帶來(lái)新的噪聲以及工藝相容性等新問(wèn)題，這就需要設(shè)計(jì)者從系統(tǒng)級(jí)設(shè)計(jì)和建模中來(lái)驗(yàn)證后續(xù)電路設(shè)計(jì)的可行性和價(jià)值。

　　基于此，本文從系統(tǒng)級(jí)設(shè)計(jì)角度，使用Simulink工具構(gòu)建理想模型，分析各種非理想因素對(duì)系統(tǒng)性能的影響，通過(guò)MATLAB工具仿真和對(duì)仿真結(jié)果的頻譜分析，總結(jié)降低非理想因素影響的方法，得出在所能考慮到的因素范疇內(nèi)的最優(yōu)化架構(gòu)設(shè)計(jì)。

1SAR ADC的工作原理和整體架構(gòu)

　　圖1是8位八選一多通道輸入SAR ADC的電路結(jié)構(gòu)示意圖，包括多通道選擇器、采樣保持電路S/H和DAC組成的采樣DAC網(wǎng)絡(luò)、比較器、控制邏輯電路、移位寄存器和時(shí)鐘電路。SAR ADC的工作原理基于二進(jìn)制搜索算法。轉(zhuǎn)換開(kāi)始，在時(shí)鐘信號(hào)作用下，首先控制邏輯電路將移位寄存器的上一級(jí)輸出清零，并將最高位置1，輸出結(jié)果D［0:7］被輸入給采樣DAC網(wǎng)絡(luò)，轉(zhuǎn)換為參考電壓Vref，比較器將Vin和Vref進(jìn)行比較，比較完成后，控制邏輯電路就將比較器的輸出結(jié)果傳遞給移位寄存器，確定該位保持1還是清為0，同時(shí)將次高位置1，產(chǎn)生新的參考電壓，進(jìn)行下一位的模數(shù)轉(zhuǎn)換。這樣從高位到低位，如此循環(huán)，直到完成所有的比較，最后產(chǎn)生八位的數(shù)字編碼輸出［2］。

2SAR ADC的主要電路建模

　　2.18位DAC的理想模型

　　圖2是8位DAC的MATLAB理想模型，使用二進(jìn)制指數(shù)形式的信號(hào)放大增益表示二進(jìn)制指數(shù)電容陣列，加法器用來(lái)實(shí)現(xiàn)電荷再分配功能［3］。時(shí)鐘信號(hào)由SAR ADC的控制邏輯電路產(chǎn)生，控制DAC電容陣列的開(kāi)關(guān)是連接地電位GND，還是連接采樣電壓Vin或是基準(zhǔn)電壓Vref。采樣結(jié)束后，通過(guò)加法器，將各電容采集信號(hào)求和輸出，這就是DAC的輸出。

　　2.2比較器的理想模型

　　圖3比較器的MATLAB理想模型圖3是比較器的MATLAB理想模型，采樣信號(hào) Vin和 DAC 的輸出 VDAC作為加法器的輸入，求和的結(jié)果與高電平1和低電平0相比較，如果 Vin＞VDAC，則比較器輸出VCOM為高電平1；如果 Vin＜VDAC，則VCOM為低電平1，實(shí)現(xiàn)了比較的功能［3 4］。

　　2.3控制邏輯電路的理想模型

　　以最高位D7和次高位D6的時(shí)序控制電路為例，圖4是控制邏輯電路的MATLAB理想模型。對(duì)于最高位D7，當(dāng)采樣結(jié)束時(shí)采樣時(shí)鐘CLK處于低電平，最高位D7的置位信號(hào)到來(lái)，或者比較器的輸出結(jié)果VCOM為高電平，會(huì)導(dǎo)致要轉(zhuǎn)換的該位為高電平。此時(shí)邏輯控制電路控制DAC的最高位開(kāi)關(guān)連接Vref，或者是維持該位的高電平。同樣，對(duì)于次高位D6，采樣結(jié)束時(shí)，CLK處于低電平，并且D7比較結(jié)束，置位信號(hào)恢復(fù)低電平，此時(shí)，如果D6的置位信號(hào)到來(lái)，或者該位的VCOM為高電平，最終的輸出結(jié)果都是高電平，控制DAC的次高位開(kāi)關(guān)接Vref，或者維持該位的高電平［3］。

　　8位SAR ADC的MATLAB系統(tǒng)理想模型包括采樣保持電路、DAC、比較器、移位寄存器、輸入模擬信號(hào)Vin、時(shí)鐘信號(hào)CLK，輸出為八位二進(jìn)制數(shù)字編碼［D7：D0］。

　　使用MATLAB仿真工具對(duì)該理想模型進(jìn)行仿真［5］，仿真結(jié)果如圖5所示。當(dāng)采樣時(shí)鐘CLK頻率為10 MS/s、輸入信號(hào)頻率約為0.5 MHz 時(shí)，取4 096個(gè)點(diǎn)進(jìn)行FFT分析，仿真結(jié)果顯示， ENOB=7.99 bit，SINAD=49.92 dB，SNR=50.00 dB，THD=-67.19 dB，SFDR=69.72 dB，說(shuō)明該理想模型性能優(yōu)良，能夠?qū)崿F(xiàn)模數(shù)轉(zhuǎn)換功能。

　　3SAR ADC的非理想因素分析

　　SAR ADC的結(jié)構(gòu)主要包括控制邏輯電路、DAC和比較器。其中，控制邏輯電路的非理想因素主要包括開(kāi)關(guān)非線(xiàn)性和噪聲，DAC的非理想因素主要包括電容陣列失配以及開(kāi)關(guān)的非線(xiàn)性，比較器非理想因素主要是失調(diào)電壓以及外接 CLK信號(hào)的時(shí)鐘抖動(dòng)造成的誤差。下面將具體分析這些非理想因素對(duì)SAR ADC系統(tǒng)性能的影響。

　　3.1時(shí)鐘抖動(dòng)

　　時(shí)鐘抖動(dòng)效應(yīng)指由于實(shí)際采樣時(shí)刻的偏差，會(huì)導(dǎo)致采樣結(jié)果產(chǎn)生誤差?？梢酝ㄟ^(guò)建模來(lái)確定系統(tǒng)能接受的時(shí)鐘抖動(dòng)的大?。?］。

　　設(shè)信號(hào)函數(shù)為f(t)，采樣保持電路理想時(shí)刻采樣值為f(nT)，實(shí)際采樣值為f(nT+ΔT)，所以：

　　因此采樣時(shí)鐘抖動(dòng)模型的設(shè)置如圖6所示［7］。

　　3.2開(kāi)關(guān)非線(xiàn)性

　　理想采樣開(kāi)關(guān)的導(dǎo)通電阻為0，斷開(kāi)時(shí)電阻無(wú)窮大。實(shí)際上，CMOS工藝下實(shí)現(xiàn)的MOS開(kāi)關(guān)會(huì)出現(xiàn)時(shí)鐘饋通和電荷注入等一系列非線(xiàn)性因素。假設(shè)Vin是輸入，Vout是輸出，柵壓為高電平VDD時(shí)，MOS開(kāi)關(guān)導(dǎo)通，則導(dǎo)通電阻Ron表示為［8］：

　　由公式（3）可知，開(kāi)關(guān)的導(dǎo)通電阻Ron與輸入信號(hào)Vin有關(guān)，是一個(gè)非線(xiàn)性函數(shù)，會(huì)限制輸入電壓范圍。為了減小導(dǎo)通電阻Ron，可以采用大寬長(zhǎng)比的晶體管，但是增大了面積，增大了寄生電容，從而影響開(kāi)關(guān)速度［9］。

　　由于開(kāi)關(guān)的非線(xiàn)性特點(diǎn)，一般采用 CMOS 傳輸門(mén)開(kāi)關(guān)。CMOS傳輸門(mén)開(kāi)關(guān)由 NMOS 管和 PMOS 管并聯(lián)而成，總電阻相對(duì)穩(wěn)定，變化范圍小，彌補(bǔ)單個(gè) MOS 管作為開(kāi)關(guān)電阻值變化較大的缺陷，能夠有效解決開(kāi)關(guān)非線(xiàn)性的問(wèn)題［10］。

　　3.3比較器的失調(diào)

　　比較器的失調(diào)電壓主要包括靜態(tài)失調(diào)和動(dòng)態(tài)失調(diào)兩部分［10］。靜態(tài)失調(diào)指比較器對(duì)稱(chēng)的MOS管的遷移率μ、氧化層電容Cox和閾值電壓Vth的不匹配帶來(lái)的誤差用下式表示：

　　其中，AμCox、Avth、SμCox、Svth是工藝參數(shù)，D是兩匹配晶體管間距。所以，可以通過(guò)增加晶體管面積并且減小兩管間距來(lái)減小比較器的靜態(tài)失調(diào)。

　　動(dòng)態(tài)失調(diào)指寄生電容失配而引起的誤差。晶體管電容失配會(huì)導(dǎo)致充放電過(guò)程中電壓值的變化，從而產(chǎn)生動(dòng)態(tài)失調(diào)誤差。可以通過(guò)增加晶體管面積來(lái)增加寄生電容，通過(guò)減小比值來(lái)減小比較器的動(dòng)態(tài)失調(diào)誤差。

　　3.4電容陣列的失配

　　DAC的電容陣列的失配會(huì)影響整個(gè)SAR ADC的系統(tǒng)精度。假設(shè)電容失配誤差來(lái)自于單位電容C0的偏差，單位電容方差σ02，大小呈正態(tài)分布，每個(gè)輸出對(duì)應(yīng)的電容值為：

　　Ck=2n-kC0+δk,E［δk］=0,E［δ2k］=2n-kσ20（6）

　　由電荷再分配原理，給定數(shù)字碼y，假設(shè)：

　　y=∑nk=12n－kBk（7）

　　計(jì)算可得，實(shí)際DAC與理想DAC的偏差，也就是DAC的INL為：

　　根據(jù)DNL的定義：

　　DNL(y)=|V(y)－V(y－1)－1LSB|

　　=|V(y)+Verr(y)－V(y－1)+Verr(y－1)－1LSB|

　　=ΔVerr(y)（9）

　　DNL方差為：

　　可以得出，電路的INL和DNL的方差與單位電容C0的平方成反比，與方差σ02成正比。因此可以通過(guò)增加C0來(lái)減小電容失配引起的誤差。

　　對(duì)于電荷再分配式DAC，ADC位數(shù)為N，二進(jìn)制加權(quán)電容網(wǎng)絡(luò)允許的最大電容失配率δ滿(mǎn)足：

　　可以得出，隨著精度N的增加，電容網(wǎng)絡(luò)允許的最大電容失配率δ約成指數(shù)下降，當(dāng)N很大時(shí)，電容網(wǎng)絡(luò)失配誤差與δ呈線(xiàn)性關(guān)系［11］。

4非理想因素仿真結(jié)果與分析

　　4.1時(shí)鐘抖動(dòng)仿真

　　圖7是給SAR ADC理想模型加上采樣時(shí)鐘抖動(dòng)后的系統(tǒng)仿真圖。采樣時(shí)鐘CLK頻率為10 MS/s，分別設(shè)置采樣時(shí)鐘抖動(dòng)為0.1 ns，0.3 ns，0.5 ns，1 ns，進(jìn)行FFT分析。仿真結(jié)果顯示，時(shí)鐘抖動(dòng)為0.1 ns時(shí)，系統(tǒng)信噪比SNR為49.83 dB；時(shí)鐘抖動(dòng)為0.3 ns時(shí)，SNR為48.70 dB；時(shí)鐘抖動(dòng)為0.5 ns時(shí)，SNR為46.81 dB；時(shí)鐘抖動(dòng)為1 ns時(shí)，SNR為44.39 dB。說(shuō)明采樣時(shí)鐘抖動(dòng)會(huì)造成采樣信號(hào)的偏差，從而降低系統(tǒng)SNR，進(jìn)而降低系統(tǒng)的ENOB，因此為了降低抖動(dòng)噪聲的影響，采樣時(shí)鐘抖動(dòng)應(yīng)當(dāng)控制在0.3 ns之內(nèi)。

　　4.2比較器失調(diào)仿真

　　圖8是給SAR ADC的理想模型加上比較器失調(diào)電壓后的仿真圖。采樣率為10 MS/s，設(shè)置比較器失調(diào)電壓為30 mV以?xún)?nèi)和50 mV以?xún)?nèi)。仿真結(jié)果顯示，比較器的失調(diào)越大，有效位數(shù)越低。當(dāng)失調(diào)為30 mV以?xún)?nèi)時(shí)，ENOB為7.94 bit；當(dāng)失調(diào)為50 mV以?xún)?nèi)時(shí)，ENOB為7.56 bit，所以說(shuō)，考慮到一定的余量，實(shí)際電路設(shè)計(jì)中，比較器的失調(diào)電壓必須要控制在30 mV以?xún)?nèi)，否則會(huì)造成精度過(guò)低。

　　4.3電容失調(diào)仿真

　　圖9所示是DAC電容陣列失配的仿真頻譜圖。采樣率為10 MS/s，設(shè)置電容失配率分別為0.3%，0.392 2%，0.5%，1%。FFT仿真結(jié)果顯示，電容失配率為0.3%時(shí)，ENOB為7.83 bit；電容失配率為0.392 2%時(shí)，ENOB為7.61 bit；電容失配率為0.5%時(shí)，ENOB為7.02 bit；電容失配率為1%時(shí)，ENOB為5.61 bit。因此電容失配率越大，有效位數(shù)跟信噪比越差，系統(tǒng)性能變差?？紤]到一定的余量，實(shí)際電路設(shè)計(jì)中，要控制電容失配率在0.5%以?xún)?nèi)。

5結(jié)論

　　本文從系統(tǒng)級(jí)角度，在MATLAB平臺(tái)上使用Simulink 工具，對(duì)8位SAR ADC進(jìn)行系統(tǒng)級(jí)建模，包括DAC二進(jìn)制權(quán)電容陣列、比較器、控制邏輯電路和移位寄存器。在理想模型基礎(chǔ)上，分析時(shí)鐘抖動(dòng)、開(kāi)關(guān)非線(xiàn)性、比較器失調(diào)、電容陣列失配等非理想因素對(duì)系統(tǒng)性能的影響，總結(jié)降低非理想因素影響的方法。給理想模型添加非理想因素，進(jìn)行系統(tǒng)的整體仿真。FFT仿真結(jié)果顯示，要使SAR ADC實(shí)現(xiàn)較高的有效位數(shù)和信噪比，時(shí)鐘抖動(dòng)要控制在0.3 ns以?xún)?nèi)，比較器失調(diào)控制在30 mV以?xún)?nèi)，DAC電容失配控制在0.5%以?xún)?nèi)，不斷優(yōu)化系統(tǒng)架構(gòu)設(shè)計(jì)，對(duì)實(shí)際電路設(shè)計(jì)具有指導(dǎo)意義。

參考文獻(xiàn)

　?。?］ 張郭敏. 流水線(xiàn)ADC的系統(tǒng)建模與架構(gòu)設(shè)計(jì)［D］. 合肥: 合肥工業(yè)大學(xué), 2010.

　　［2］ 章大偉. 一種SAR ADC的設(shè)計(jì)與研究［D］. 合肥: 合肥工業(yè)大學(xué), 2014.

　?。?］ 徐韋佳. 一種異步逐次逼近型模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)［D］. 合肥: 合肥工業(yè)大學(xué), 2015.

　　［4］ 陳幼青, 何明華. 應(yīng)用于14 bit SAR ADC的高精度比較器的設(shè)計(jì)［J］. 微電子學(xué)與計(jì)算機(jī), 2011, 28(6): 109-112.

　?。?］ 劉旭東, 戴瀾. 14位100 MHz流水線(xiàn)ADC行為級(jí)建模與仿真［J］. 微電子學(xué), 2013, 45(5): 686689.

　　［6］ DEVRIM A, MOHAMMAD A S, FRANCO M. Switch boot strapping for precise sampling beyond supply voltage［J］. IEEE Journal of SolidState Circuits, 2006,41(8):1938- 1943.

　?。?］ 孫肖林, 吳毅強(qiáng). 4bit FLASH ADC行為級(jí)建模與仿真［J］. 現(xiàn)代電子技術(shù), 2013,36(22): 120-123.

　　［8］ 畢查德·拉扎維(美). 模擬CMOS集成電路設(shè)計(jì)［M］. 陳貴燦，程軍，張瑞智，譯.西安: 西安交通大學(xué)出版社, 2013.

　?。?］ ALLEN P E, HOLBERG D R. COMS analog circuit design, Second Edition［M］. 北京: 電子工業(yè)出版社, 2002.

　?。?0］ 江向陽(yáng). 一種SigmaDelta調(diào)制器的研究與設(shè)計(jì)［D］. 合肥: 合肥工業(yè)大學(xué), 2014.

　?。?1］ 周文婷, 李章全. SAR A/D轉(zhuǎn)換器中電容失配問(wèn)題的分析［J］. 微電子學(xué), 2007, 37(2): 199-203.