tify;">ADC（模擬數(shù)字轉(zhuǎn)換器）顧名思義，就是將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的器件。ADC作為溝通真實(shí)世界和數(shù)字世界的橋頭堡，是整個(gè)信號(hào)鏈的最源頭，其采樣速度，分辨率，精度等將直接影響系統(tǒng)的整體性能。
德州儀器（TI）高速數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品線經(jīng)理Matthew Hann表示：“外接的物理量都是模擬的，所有光、熱等信號(hào)，通過(guò)放大器，然后進(jìn)入ADC進(jìn)行準(zhǔn)確快速采樣，之后的數(shù)字環(huán)路進(jìn)行數(shù)字處理和控制。如今工廠等環(huán)境中需要實(shí)時(shí)的監(jiān)控和反饋，因此就要求整體系統(tǒng)要做到又快又精準(zhǔn)?！?/p>
ADC的精度和速度定義
ADC將連續(xù)時(shí)間和連續(xù)幅度的模擬信號(hào)轉(zhuǎn)換為離散時(shí)間和離散幅度的數(shù)字信號(hào)，而轉(zhuǎn)換涉及輸入的量化，因此它必然會(huì)引入少量錯(cuò)誤或噪聲。此外，ADC 不是連續(xù)執(zhí)行轉(zhuǎn)換，而是定期執(zhí)行轉(zhuǎn)換，對(duì)輸入進(jìn)行采樣，從而限制了輸入信號(hào)的允許帶寬。
ADC的性能主要由其帶寬和信噪比 (SNR) 來(lái)表征。 ADC的帶寬主要由其采樣率表征。 ADC 的 SNR 受許多因素影響，包括分辨率、線性度和精度（量化電平與真實(shí)模擬信號(hào)的匹配程度）、混疊和抖動(dòng)。 ADC 的 SNR 通常以其有效位數(shù) (ENOB) 來(lái)概括，即它返回的每個(gè)測(cè)量的位數(shù)平均而言不是噪聲。理想的 ADC 具有與其分辨率相等的 ENOB。選擇 ADC 以匹配要數(shù)字化的信號(hào)的帶寬和所需的 SNR。如果 ADC 以大于信號(hào)帶寬兩倍的采樣率運(yùn)行，則根據(jù) Nyquist-Shannon 采樣定理，完美重建是可能的。量化誤差的存在甚至限制了理想 ADC 的 SNR。然而，如果 ADC 的 SNR 超過(guò)輸入信號(hào)的 SNR，則其影響可能會(huì)被忽略。
ADC的使用環(huán)境非常復(fù)雜，需要權(quán)衡精度、采樣率等，因此ADC的選型往往是簡(jiǎn)單且復(fù)雜的。從ADC分類上，就包括了如下：
直接轉(zhuǎn)換模擬數(shù)字轉(zhuǎn)換器（Direct-conversion ADC），或稱Flash模擬數(shù)字轉(zhuǎn)換器（Flash ADC）
逐次逼近型模擬數(shù)字轉(zhuǎn)換器（Successive approximation ADC）
躍升-比較模擬數(shù)字轉(zhuǎn)換器（Ramp-compare ADC）
威爾金森模擬數(shù)字轉(zhuǎn)換器（Wilkinson ADC）
積分模擬數(shù)字轉(zhuǎn)換器（Integrating ADC）
Delta編碼模擬數(shù)字轉(zhuǎn)換器（Delta-encoded ADC）
管道模擬數(shù)字轉(zhuǎn)換器（Pipeline ADC）
Sigma-Delta模擬數(shù)字轉(zhuǎn)換器（Sigma-delta ADC）
時(shí)間交織模擬數(shù)字轉(zhuǎn)換器（Time-interleaved ADC）
帶有即時(shí)FM段的模擬數(shù)字轉(zhuǎn)換器
時(shí)間延伸模擬數(shù)字轉(zhuǎn)換器（Time stretch analog-to-digital converter, TS-ADC
針對(duì)不同應(yīng)用場(chǎng)合，需要選擇不同的ADC，如今比較常見(jiàn)的ADC包括了SAR、Sigma-delta以及Pipeline等幾大類型。
TI SAR ADC 35XX 36XX系列專為工業(yè)所打造
逐次逼近寄存器型(SAR)模擬數(shù)字轉(zhuǎn)換器具有多重優(yōu)勢(shì)，具有低功耗、小尺寸、電路簡(jiǎn)單等特點(diǎn)。適合采樣率中等，延遲要求較高的工業(yè)應(yīng)用（例如，電能質(zhì)量分析、聲納或采樣率在 1MSPS 到超過(guò) 10MSPS 之間的工業(yè)雷達(dá)）
TI的35XX，36XX系列ADC具有10-125 MSPS的高采樣率，分辨率為14-18位，全部采用WQFN (5mm x 5mm)封裝，具有Pin-to-Pin兼容。
如上表所示，該系列ADC具有不同特性，可針對(duì)用戶具體需求做出調(diào)整。
在數(shù)字控制環(huán)路中通過(guò)更快的響應(yīng)時(shí)間保護(hù)工業(yè)系統(tǒng)
ADC3660系列在類似速度下的延遲比同類器件低 80%。例如，系統(tǒng)設(shè)計(jì)人員使用 125MSPS、14 位、雙通道 ADC3664，可實(shí)現(xiàn)一個(gè)時(shí)鐘 (8ns) 的 ADC 延遲。該系列的超低延遲使各種工業(yè)系統(tǒng)中的高速數(shù)字控制環(huán)路能夠更準(zhǔn)確地監(jiān)控電壓和電流峰值并對(duì)其作出響應(yīng)，從而提高在半導(dǎo)體制造等應(yīng)用場(chǎng)景中的工具精度。
在超低功耗下實(shí)現(xiàn)業(yè)界先進(jìn)的噪聲性能
直到現(xiàn)在，設(shè)計(jì)工業(yè)系統(tǒng)的工程師還不得不在出色的噪聲性能和低功耗之間做出選擇。對(duì)于設(shè)計(jì)需要精確數(shù)據(jù)采集的電池供電器件的工程師來(lái)說(shuō)，這是一個(gè)特別困難的決定。ADC3660 系列則無(wú)需進(jìn)行這種權(quán)衡。例如，ADC3683（業(yè)界超快的 18 位、65MSPS ADC）可提高便攜式國(guó)防無(wú)線電等窄帶頻率應(yīng)用的噪聲性能，它可提供 84.2dB 的信噪比 (SNR) 和 -160dBFS/Hz 的噪聲頻譜密度，同時(shí)保持每通道 94mW 的低功耗。10MSPS、14 位 ADC3541 的總功耗為 36mW，可簡(jiǎn)化熱管理并延長(zhǎng) GPS 接收器或手持電子設(shè)備等功率敏感型應(yīng)用的電池壽命。65MSPS、16 位 ADC3660 可提供 82dBFS SNR，從而提高聲納應(yīng)用中的圖像分辨率，而且功耗比同類器件低 65%（每通道 71mW）。
利用集成特性和高采樣頻率降低設(shè)計(jì)復(fù)雜性
ADC3660 系列的高采樣速度和集成特性可幫助設(shè)計(jì)人員減少其系統(tǒng)中的元件數(shù)量。例如，ADC3683 在兩倍的通道密度下，實(shí)現(xiàn)比同類 18 位器件快四倍的采樣率；它還支持一種將所需信號(hào)的諧波推往更高頻率的過(guò)采樣技術(shù)，這使設(shè)計(jì)人員能夠降低抗混疊濾波器的復(fù)雜性并減少 75% 的系統(tǒng)元件數(shù)量。
可降低設(shè)計(jì)復(fù)雜性的其他系列特性包括片上抽取選項(xiàng)，設(shè)計(jì)人員可通過(guò)該選項(xiàng)輕松去除系統(tǒng)中不需要的噪聲和諧波，并將 SNR 和無(wú)雜散動(dòng)態(tài)范圍提高至 15dB。這些抽取選項(xiàng)以及互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS) 接口支持設(shè)計(jì)人員搭配使用這些 ADC 與基于 Arm? 的處理器或數(shù)字信號(hào)處理器，而不必使用現(xiàn)場(chǎng)可編程門陣列 (FPGA)，這有助于降低系統(tǒng)成本。
總結(jié)
具有集成式數(shù)字濾波功能的高速 SAR 數(shù)據(jù)轉(zhuǎn)換器（如 ADC35xx 和 ADC36xx 系列）非常適合各種各樣的工業(yè)應(yīng)用。與 Δ-Σ 轉(zhuǎn)換器相似，得益于較高的過(guò)采樣率和集成式數(shù)字濾波功能，這些 ADC 也放寬了對(duì)模擬濾波器的限制。復(fù)頻混頻器還可以去除模擬混頻級(jí)，從而進(jìn)一步簡(jiǎn)化了模擬前端信號(hào)鏈。
