憑借FD-SOI的特性，對于廣泛的市場領(lǐng)域，半導(dǎo)體生態(tài)系統(tǒng)的主要參與者對該技術(shù)越來越感興趣。

　　全耗盡型絕緣層上硅（FD-SOI）是將CMOS晶體管的兩個(gè)實(shí)質(zhì)特性匯集在一起的獨(dú)特技術(shù)：2D平面晶體管結(jié)構(gòu)和全耗盡型工作特點(diǎn)。它依賴于獨(dú)特的基板，該基板的層厚度受到原子尺度的控制。

　　FD-SOI具有卓越的晶體管性能，具有先進(jìn)CMOS技術(shù)中的最佳功率、性能、面積和成本折衷。此外，F(xiàn)D-SOI還有許多其他獨(dú)特的優(yōu)勢，包括后向偏置（負(fù)偏壓）能力，良好的晶體管匹配，臨近閾值供應(yīng)能力，超低的輻射靈敏度和非常高的本征晶體管速度，允許其處理毫米波（mmWave）頻率。

　　所有這些關(guān)鍵特性正逐漸驅(qū)動(dòng)FD-SOI從理論上走向?qū)嶋H的應(yīng)用，包括智能手機(jī)的入門級應(yīng)用處理器，用于自動(dòng)駕駛和IoT的片上系統(tǒng)（SoC）設(shè)備，以及所有毫米波應(yīng)用，如5G收發(fā)器和汽車電子雷達(dá)系統(tǒng)。

　　多個(gè)代工廠和IDM為FD-SOI技術(shù)提供支持，現(xiàn)在，全面技術(shù)產(chǎn)品已經(jīng)可用于28nm和22nm節(jié)點(diǎn)，并且在65nm和12nm節(jié)點(diǎn)開始出現(xiàn)。隨著FD-SOI全球生態(tài)系統(tǒng)的發(fā)展成熟，該技術(shù)可以為多元化市場的應(yīng)用開發(fā)做好準(zhǔn)備。

　　FD-SOI襯底有幾個(gè)顯著特點(diǎn)，使其具有獨(dú)特的優(yōu)勢。本文總結(jié)了支持FD-SOI廣泛實(shí)施的全球生態(tài)系統(tǒng)建設(shè)的最新進(jìn)展和各種要素，以及最受益的應(yīng)用。

　　FD-SOI技術(shù)的核心

　　FD-SOI技術(shù)中的一切都以基板為基礎(chǔ)，如圖1所示，基板直接決定了晶體管結(jié)構(gòu)。晶體管要想達(dá)到完全耗盡的工作狀態(tài)，器件溝道的頂部硅層的厚度是真正的挑戰(zhàn)，其厚度目標(biāo)通常為大約60埃或11個(gè)原子層?？紤]到在器件制造過程中硅材料的消耗，鑄造廠通常需要120埃的頂級硅。均勻性是保持晶體管具有盡可能低的可變性的另一項(xiàng)非常具有挑戰(zhàn)性的規(guī)范。通常認(rèn)為+/- 5?；?個(gè)原子層的均勻性是至關(guān)重要的。 氧化埋層（BOx）厚度也必須非常薄，大約20nm，以使晶體管溝道中的靜電控制由于接地平面效應(yīng)而最大化。

　　圖1：晶體管溝道厚度直接與頂層硅SOI層定義相關(guān)

　　制造一種300mm的晶體硅，要求厚度規(guī)格低至10-12個(gè)原子層，這雖然困難但還是可以理解。10年前，這聽起來是不可實(shí)現(xiàn)的，因此人們研究其他途徑以便使能完全耗盡的晶體管。但現(xiàn)在這是有可能實(shí)現(xiàn)的。

　　半導(dǎo)體的制造依賴于眾所周知的智能切割（Smart Cut）工藝（如圖2）。晶圓A首先進(jìn)行氧化，然后進(jìn)行大劑量離子注入，從而在表面下方產(chǎn)生弱化層。在仔細(xì)的清潔步驟之后，晶圓A通過分子鍵合技術(shù)與晶圓B結(jié)合，然后在晶圓A的弱化區(qū)域的精確位置處誘導(dǎo)分裂。

　　最后，對所形成的SOI晶圓進(jìn)行其他平滑處理以達(dá)到目標(biāo)厚度規(guī)格。值得注意的是，高質(zhì)量的晶圓A可以回收，以便進(jìn)一步重用，這使得Smart Cut成為SOI制造最具成本效益的解決方案。

　　圖2：Smart Cut工藝及其在FD-SOI技術(shù)中的適用性

　　FD-SOI基板制造工藝現(xiàn)已完全成熟。特別地，如圖3所示，從晶體管到晶圓的所有級別的厚度均勻性都得到了非常好的控制，這確保了晶體管可變性維持在非常低的水平。

　　圖3：FD-SOI制程中從die到晶圓的全部級別的厚度得到了很好的控制

　　少即是多

　　在28nm節(jié)點(diǎn)以下的硅中獲得更多性能的方式增加了制造過程的復(fù)雜性。因此，如圖4所示，節(jié)點(diǎn)越小，越需要掩模更多來創(chuàng)建芯片。這增加了制造成本以及其他非循環(huán)的工程成本，包括設(shè)計(jì)流程、設(shè)計(jì)驗(yàn)證、掩模套件等。

　　圖4：每個(gè)技術(shù)節(jié)點(diǎn)所需的掩模數(shù)量

　　另一方面，從制程的角度看，F(xiàn)D-SOI是一種簡單的技術(shù)。事實(shí)上，它在提供更多的性能的同時(shí)，降低了制造過程的復(fù)雜性。大多數(shù)溝道工程實(shí)際上都是直接在襯底上完成的，正如許多代工廠所報(bào)道的那樣，F(xiàn)D-SOI比bulk silicon更容易實(shí)現(xiàn)。

　　下一級別的晶體管性能

　　除了制程簡單之外，F(xiàn)D-SOI還具有其他顯著的優(yōu)點(diǎn)，如圖5所示。

　　圖5：使用FD-SOI技術(shù)的優(yōu)勢

　　1、body-bias所帶來的更好的設(shè)計(jì)靈活性

　　FD-SOI的薄氧化埋層（BOx）不僅增強(qiáng)了溝道的靜電控制，而且還可以通過負(fù)偏壓獲得對閾值電壓的完全調(diào)節(jié)。FD-SOI晶體管無需溝道摻雜，也就避免了復(fù)雜的電壓調(diào)整技術(shù)。它還可以通過背柵極極化簡單地實(shí)現(xiàn)低、中、高電壓控制。薄BOx的行為就像一個(gè)真正的第二個(gè)門，最重要的是它可以動(dòng)態(tài)使用。

　　這意味著相同的功能塊可以根據(jù)需要在高功率或低功率下工作。后向偏置（負(fù)偏壓）的電位非常大：關(guān)鍵路徑改進(jìn)的選擇性body bias，過程變化補(bǔ)償和可靠性漂移補(bǔ)償。全反向偏置是一個(gè)非常獨(dú)特的功能，它只能在薄BOx技術(shù)上實(shí)現(xiàn)SOI。

　　2、功率-性能-面積-成本的折衷：所有平面技術(shù)中最佳的PPAC（power-performance-area-cost）方案。

　　由于FD-SOI制程更為簡單，能夠更好地控制隨機(jī)失配，最小化結(jié)漏電和寄生電容，通過完全耗盡的晶體管操作增強(qiáng)靜電控制和調(diào)節(jié)體偏置（body bias）的可能性，F(xiàn)D-SOI技術(shù)呈現(xiàn)出最佳的PPAC。

　　3、近閾值電源電壓帶來的超低功耗

　　幾乎所有的CMOS技術(shù)都能實(shí)現(xiàn)最佳的能源效率--即實(shí)現(xiàn)每個(gè)功能的最低能量，而不管頻率如何--在大約0.4 V電源電壓下，通常被稱為Vdd 。 在這種電源電壓下，可變性的管理是一個(gè)真正的挑戰(zhàn)。

　　由于body bias和其固有的低可變性特性，F(xiàn)D-SOI可以實(shí)現(xiàn)非常低的電源電壓。通常來說，降低電源電壓（盡管不一定低至0.4V）的能力對于許多應(yīng)用來說是很困難的，在這些應(yīng)用中，與性能相比，功耗是更大的挑戰(zhàn)。 考慮到動(dòng)態(tài)功率隨著Vdd2的增長而增長，像FD-SOI這樣的技術(shù)能夠通過顯著降低電源電壓從而大大節(jié)省功率，這是一個(gè)獨(dú)特的優(yōu)勢。

　　4、最佳RF-CMOS技術(shù)，幾乎2倍于3D設(shè)備的最大頻率

　　由于成本和功耗的原因，將盡可能多的模擬/ RF功能集成到單個(gè)RF-CMOS硅平臺(tái)中，這在許多市場中成為日益重要的問題。然而，RF-CMOS平臺(tái)的一個(gè)限制是增加頻率的能力有限，特別是在毫米波頻譜（30 GHz及以上）中。

　　這對于諸如FinFET這樣的3D器件來說是更大的問題，由于3D結(jié)構(gòu)，它們必須承載非常強(qiáng)的寄生電容。因此，SiGe-雙極平臺(tái)通常用于該頻率范圍。FD-SOI是一種平面技術(shù)，因此不受3D器件特性的限制。325-350 GHz范圍內(nèi)的Ft / Fmax 已經(jīng)有所報(bào)道，這使得全面使用高達(dá)100 GHz的毫米波頻譜成為可能，并在許多應(yīng)用中為FD-SOI、RF-CMOS平臺(tái)帶來光明的未來。

　　5、可靠性增強(qiáng)

　　通常，隨著技術(shù)的縮減，模擬設(shè)計(jì)師必須使他們的設(shè)計(jì)能夠與越來越多的退化晶體管一起工作。同時(shí)滿足速度、噪音、功率、泄漏和可變性要求是一項(xiàng)越來越具有挑戰(zhàn)性的任務(wù)。FD-SOI技術(shù)提供具有改進(jìn)的匹配、增益和寄生的晶體管，可以大大簡化器件設(shè)計(jì)。此外，其負(fù)偏壓特性在許多新模擬結(jié)構(gòu)的設(shè)計(jì)方面有巨大潛力。

　　代工廠中FD-SOI的使用正在增長

　　FD-SOI最先進(jìn)的一些工作已經(jīng)在全球半導(dǎo)體代工廠完成。

　　意法半導(dǎo)體（STMicroelectronics）在2012年就已經(jīng)采用了FD-SOI技術(shù)，并啟動(dòng)了幾個(gè)項(xiàng)目。 該公司在28nm FD-SOI技術(shù)上展示了基于ARM的3 GHz 以上工作頻率的智能手機(jī)應(yīng)用處理器。該技術(shù)現(xiàn)在在意法半導(dǎo)體用于多元化市場。

　　2014年，三星宣布采用FD-SOI技術(shù)進(jìn)行多項(xiàng)試產(chǎn)，到2016年達(dá)到大規(guī)模產(chǎn)量化，最近他們公布了第一個(gè)產(chǎn)品。

　　在2015年，GLOBALFOUNDRIES（格羅方德）開發(fā)了一種名為22FDX的22nm FD-SOI技術(shù)，其定位是能夠提供最佳性能/成本比。這種FD-SOI技術(shù)平臺(tái)的性能接近16nm / 14nm FinFET，成本接近28nm bulk silicon工藝。

　　2017年2月，GLOBALFOUNDRIES和Dream Chip Technologies發(fā)布了第一個(gè)商業(yè)產(chǎn)品。 GLOBALFOUNDRIES的技術(shù)現(xiàn)在幾乎完全合格，預(yù)計(jì)今年產(chǎn)量將有大幅增長。

　　在亞洲，中國代工廠華利（Huali）公司已經(jīng)宣布欲將22nm FD-SOI技術(shù)納入其fab2計(jì)劃中，為中國市場提供更多的FD-SOI技術(shù)。

　　在日本，Renesas在FD-SOI方面的經(jīng)驗(yàn)主要是一項(xiàng)功耗非常低的FD-SOI技術(shù)，稱為薄氧化埋層上覆硅（SOTB）技術(shù)，面向低功率MCU市場。該技術(shù)得到了LEAP（(Low-Power Electronics Association and Project）計(jì)劃的支持，在65nm范圍已經(jīng)可以使用了。據(jù)Renesas報(bào)道稱，這個(gè)平臺(tái)的功耗非常低，相當(dāng)于使用bulk silicon技術(shù)的十分之一。

　　IP / CAD狀態(tài)和路線圖

　　設(shè)計(jì)生態(tài)系統(tǒng)已經(jīng)為28nm FD-SOI建立了完整的數(shù)據(jù)庫和基礎(chǔ)IP，同時(shí)，22nm技術(shù)也快速成長。EDA公司正在著手于將IP移植到FD-SOI的開發(fā)中。

　　2016年9月，GLOBALFOUNDRIES宣布推出新的合作伙伴計(jì)劃，稱為FDX celerator，以提供22FDX SoC設(shè)計(jì)并縮短上市時(shí)間，包括Synopsys，Cadence，INVECAS，VeriSilicon，CEA-Leti，Dream Chip和Encore Semi。2016年12月，該公司宣布增加八個(gè)新合作伙伴，其日益增長的FDXcelerator計(jì)劃包括Advanced Semiconductor Engineering（ASE Group），Amkor Technology，Infosys，Mentor Graphics，Rambus，Sasken，Sonics和Quick Logic

　　對于技術(shù)路線圖，F(xiàn)D-SOI可用于65nm至12nm的技術(shù)節(jié)點(diǎn)，可見度可低至7nm。基于其22FDX產(chǎn)品的成功，2016年，GLOBALFOUNDRIES推出了新的12nm FD-SOI半導(dǎo)體技術(shù)，稱為“12FDX”。保持完全耗盡的平面處理技術(shù)允許代工廠利用低的寄生電容，避免等效3D晶體管所需的復(fù)雜光刻步驟，并利用負(fù)偏壓來提升晶體管性能，特別是在低電源電壓條件下?？蛻舢a(chǎn)品預(yù)計(jì)將于2017年底開始銷售。

　　15年前FD-SOI技術(shù)的先驅(qū)Leti與GLOBALFOUNDRIES在22FDX和12FDX平臺(tái)上合作。該組織最近開發(fā)了10nm FD-SOI技術(shù)的測試設(shè)備，并基于FD-SOI生產(chǎn)了10nm和7nm的模型。 Leti堅(jiān)信FD-SOI可以縮小到7nm。

　　三星和GLOBALFOUNDRIES計(jì)劃在2018年之前將非易失性存儲(chǔ)器集成到其FD-SOI技術(shù)平臺(tái)中。

　　由于FD-SOI生態(tài)系統(tǒng)的日益成熟，眾多應(yīng)用通過FD-SOI看到強(qiáng)大的差異化可能性。這些應(yīng)用包括入門級移動(dòng)通信的單芯片解決方案，通用應(yīng)用處理器，圖像信號(hào)處理器，機(jī)頂盒SoC，嵌入式計(jì)算機(jī)視覺，微控制器，混合信號(hào)應(yīng)用如收發(fā)器，GPS /衛(wèi)星接收機(jī)， WiFi / BT組合和毫米波雷達(dá)系統(tǒng)。

　　所有這些應(yīng)用的功率預(yù)算通常非常有限，因此必須做好功耗與性能目標(biāo)的權(quán)衡。這樣的例子可以在諸如ADAS這樣的嵌入式計(jì)算應(yīng)用中找到，設(shè)計(jì)人員必須不斷地權(quán)衡，找到妥協(xié)點(diǎn)，從而以非常有限的功率預(yù)算（通常約3W）實(shí)現(xiàn)所需的性能。對于所有嵌入式計(jì)算應(yīng)用，F(xiàn)D-SOI及其在非常低的電源電壓下運(yùn)行的能力正在成為參考技術(shù)的動(dòng)力

　　此外，RF /模擬集成通常是這些應(yīng)用的關(guān)鍵。在同一硅芯片（die）上提供最佳的RF-CMOS技術(shù)是FD-SOI的獨(dú)特優(yōu)勢。它為覆蓋廣泛功能的單芯片解決方案開辟了可能性。這在入門級市場中尤其有利，例如低端移動(dòng)市場，價(jià)格壓力如此之大，因此集成度必須推向極限，或者在包括雷達(dá)和5G收發(fā)器在內(nèi)的毫米波應(yīng)用中，其中的毫米波 RF功能可以集成在與計(jì)算功能相同的芯片（die）上。

　　新一批的突破性產(chǎn)品

　　基于FD-SOI技術(shù)的產(chǎn)品名單以非常快的速度增長，在過去幾個(gè)月內(nèi)有多個(gè)產(chǎn)品發(fā)布了公告。

　　2016年9月，Huami（小米的一個(gè)合作伙伴）推出了一款新的健身智能手表，其中包括基于FD-SOI的全球定位系統(tǒng)（GPS）芯片，圖6演示了節(jié)能記錄。該芯片允許手表在GPS打開的情況下達(dá)到35小時(shí)的電池壽命，比現(xiàn)在類似設(shè)備高出兩到五倍，這么長的工作時(shí)間在業(yè)內(nèi)可以說是無出其右的。該芯片于2016年2月在舊金山國際固態(tài)電路會(huì)議（International Solid- State Circuits Conference ，ISSCC）上發(fā)布，大大降低了電力使用量，為智能手表、智能手機(jī)、無人機(jī)和IoT的大量設(shè)備打開了永遠(yuǎn)在線的GPS應(yīng)用的大門。

　　另外在2016年，Mobileye在其網(wǎng)站上公布，其下一代專門用于3級自動(dòng)駕駛的EyeQ4產(chǎn)品系列也將基于FD-SOI技術(shù)，如圖7。

　　圖6：Huami Amazfit智能手表，內(nèi)置基于FD-SOI的GPS

　　圖7：專用于ADAS自動(dòng)3級應(yīng)的Mobileye EyeQ4芯片

　　2017年3月，NXP發(fā)布了基于三星28FDS FD-SOI技術(shù)的兩個(gè)通用處理器系列（i.MX7ULP和i.M8X），用于超低功耗和豐富的圖形的電池供電應(yīng)用中（參見NXP路線圖8）。針對i.MX7ULP產(chǎn)品，NXP報(bào)告稱只需15μW或更低的深度睡眠暫停功耗，與以前的低功耗散裝器件（bulk devices）相比降低了17倍，而動(dòng)態(tài)功率效率提高了50％。這種高性能、低功耗的解決方案為開發(fā)IoT、家庭控制、可穿戴和其他應(yīng)用程序的客戶進(jìn)行了優(yōu)化，這些應(yīng)用程序在待機(jī)模式下花費(fèi)大量時(shí)間，并且需要特殊圖形處理的短暫的性能強(qiáng)烈的活動(dòng)。

　　圖8：i.MX處理器路線圖（由NXP提供）

　　2017年3月，Eutelsat Communications和意法半導(dǎo)體宣布推出新一代交互式應(yīng)用SoC，降低了互通衛(wèi)星終端的總體成本，同時(shí)降低了功耗。

　　在22nm方面，Dream Chip宣布推出業(yè)界首款用于汽車計(jì)算機(jī)視覺應(yīng)用的ADAS SoC的22nm FD-SOI產(chǎn)品。SoC設(shè)備（如圖9）提供了高性能的圖像采集和處理能力，并支持卷積神經(jīng)網(wǎng)絡(luò)（CNN）視覺工作負(fù)載，以滿足對復(fù)雜汽車對象檢測和處理的需求。

　　圖9：Dream Chip技術(shù)的第一代專用于ADAS的22nm FD-SOI產(chǎn)品

　　隨著技術(shù)的不斷發(fā)展，22nm FD-SOI產(chǎn)品系列預(yù)計(jì)將在明年迎來大幅度增長。

　　建造更多晶圓廠以滿足FD-SOI的整體需求

　　面對FD-SOI日益增長的利潤，特別是在中國，代工廠正在努力擴(kuò)大足夠的生產(chǎn)能力。2017年2月，GLOBALFOUNDRIES宣布計(jì)劃到2020年將其位于Dresden的Fab 1工廠的產(chǎn)能擴(kuò)大40％。Dresden將繼續(xù)成為FDX技術(shù)開發(fā)的中心。

　　在中國，GLOBALFOUNDRIES和成都已宣布合資建造晶圓廠。他們計(jì)劃建造一個(gè)300mm晶圓廠，一方面支持中國半導(dǎo)體市場的發(fā)展，同時(shí)滿足全球客戶對22FDX的需求。該晶圓廠將于2018年開始生產(chǎn)主流工藝技術(shù)，然后專注于制造GLOBALFOUNDRIES的商業(yè)化的22FDX工藝技術(shù)，預(yù)計(jì)將從2019年開始量產(chǎn)。

　　有了這兩個(gè)公告，GLOBALFOUNDRIES每年將擁有超過200萬個(gè)FD-SOI晶圓的產(chǎn)能。

　　關(guān)于FD-SOI基板的制造能力，Soitec在法國擁有一個(gè)300mm晶圓廠，在新加坡?lián)碛辛硪粋€(gè)晶圓廠（目前處于待機(jī)模式），每年的全球產(chǎn)能為150萬片（用于制造FD-SOI和其他新興SOI產(chǎn)品）。該公司計(jì)劃超越此范圍，以滿足客戶的更多需求。

　　結(jié)論

　　業(yè)界對FD-SOI日益增長的興趣，反映了今天半導(dǎo)體技術(shù)的新范式?？蛻舻男枨笫且源蠓冉档偷墓墨@得更強(qiáng)的計(jì)算能力，而這需要通過增強(qiáng)的模擬/RF集成來實(shí)現(xiàn)。憑借FD-SOI的特性，對于廣泛的市場，特別是嵌入式計(jì)算應(yīng)用市場，半導(dǎo)體生態(tài)系統(tǒng)主要參與者對FD-SOI越來越感興趣。FD-SOI現(xiàn)在是主流技術(shù)，設(shè)備設(shè)計(jì)者正在利用主要的競爭優(yōu)勢。