0 引言

    由于多徑衰落等因素，接收機天線端的信號功率可能具有超過60 dB的波動^[1]。而中頻ADC具有的固定動態(tài)范圍難以精確采樣這樣的大動態(tài)信號，為使基帶能夠正確解調(diào)、解碼，接收機需要根據(jù)輸入信號的強度自動調(diào)整其增益，從而為后級提供相對恒定的輸出。這種功能正是由自動增益控制(Automatic Gain Control，AGC)環(huán)路實現(xiàn)的。

    常用的AGC環(huán)路分為3種：前饋式AGC、反饋式AGC與混合式AGC^[2-4]。前饋式AGC表現(xiàn)為開環(huán)控制，輸入信號功率被檢測后經(jīng)處理用作增益的調(diào)整；反饋式AGC則是閉環(huán)控制，輸出功率與一個參考值作對比后得到功率誤差，該誤差經(jīng)過運算后控制增益的大小。文獻[3]的研究表明，前饋式的AGC具有更快的響應(yīng)速度，且其算法較為簡單，占用資源較少，因此得到了廣泛的應(yīng)用。然而正因為其靈敏的響應(yīng)特性，前饋式AGC容易因電路參數(shù)的波動而產(chǎn)生誤調(diào)。反饋式AGC則可以實現(xiàn)較為穩(wěn)定的控制，但因其呈閉環(huán)結(jié)構(gòu)，環(huán)路參數(shù)需要仔細確認(rèn)，為設(shè)計帶來一定的挑戰(zhàn)?；旌鲜紸GC則是前饋與反饋式的結(jié)合，兼具兩者的特性。

1 混合式AGC環(huán)路

    用于接收機中的混合式AGC環(huán)路由射頻前饋式AGC電路與中頻反饋式AGC電路組成。如圖1所示，天線接收到的信號經(jīng)過一定的耦合系數(shù)饋入射頻檢波器，檢波器的輸出電壓由ADC轉(zhuǎn)換為數(shù)字量，再由FPGA處理后控制信號通路上的單刀雙擲開關(guān)與數(shù)控衰減器，從而控制射頻部分的增益。其中，低噪聲放大器(Low Noise Amplifier，LNA)具有22 dB增益，衰減網(wǎng)絡(luò)具有-10 dB增益。射頻信號與本地振蕩器下混頻得到中頻輸入信號IF_IN，IF_IN經(jīng)過兩級相同的可變增益放大器(Variable Gain Amplifier，VGA)放大后，通過耦合器向中頻檢波器饋入適當(dāng)?shù)碾娖?，檢波器的輸出電壓V_IFDET由ADC轉(zhuǎn)換為數(shù)字量，再由FPGA進行數(shù)據(jù)處理，處理結(jié)果決定DAC的輸出電壓，從而控制VGA的增益。其中IF_OUT表示中頻輸出信號，V_G為VGA的控制電壓。

2 AGC算法

    在介紹AGC算法前，首先說明環(huán)路的設(shè)計指標(biāo)。如引言中所述，所設(shè)計的AGC算法需要滿足兩種不同輸入信號的需求。對于恒包絡(luò)信號，需要AGC單次控制時間小于50 μs，輸入動態(tài)范圍不小于-95 dBm~5 dBm，輸出功率為-19 dBm；對于非恒包絡(luò)信號，需要輸出信號包絡(luò)不失真。

    根據(jù)AGC環(huán)路指標(biāo)，設(shè)計了圖2所示的總體算法，注意到輸入信號的包絡(luò)特性在本系統(tǒng)中可由外部獲悉。環(huán)路啟動時首先判斷輸入信號是否為恒包絡(luò)信號,若是，則執(zhí)行快速AGC算法，否則執(zhí)行慢速AGC算法，順序均為先射頻后中頻。中頻AGC算法執(zhí)行完畢后經(jīng)過一定時間間隔再次返回射頻AGC，如此循環(huán)。

    射頻前饋式AGC算法如圖3，首先配置ADC的射頻通道采樣，根據(jù)輸入信號的包絡(luò)特性，確定采樣次數(shù)。根據(jù)耦合器與射頻檢波器的特性(式(1))，將均值電平轉(zhuǎn)化為對應(yīng)的輸入功率。對于檢測到的輸入功率執(zhí)行條件判斷，從而確定LNA與數(shù)控衰減器的應(yīng)配狀態(tài)。若本次確定的狀態(tài)與目前的電路狀態(tài)一致，則跳過配置階段結(jié)束射頻AGC，否則按照所確定的狀態(tài)配置電路后結(jié)束。

    射頻AGC算法的仿真結(jié)果如圖4所示，當(dāng)射頻輸入功率從-95 dBm變化至5 dBm時，射頻輸出功率變化范圍為[-73 dBm，-8.2 dBm]，將輸入信號的波動范圍由100 dB降為64.8 dB。

    在射頻調(diào)整的基礎(chǔ)上，中頻反饋式 AGC進行增益的連續(xù)精密調(diào)控，其算法如圖5所示，首先為VGA的控制電壓V_Gint賦初始值，接著根據(jù)輸入信號的包絡(luò)特性確定中頻通道采樣次數(shù)并求均值V_IFDET，在非恒包絡(luò)輸入下，兩次采樣間具有T₁秒的時間間隔。中頻AGC環(huán)路中VGA的增益Gain與控制電壓V_G在正常工作狀態(tài)下符合式(2)所示的線性關(guān)系,其中增益的單位為dB，控制電壓的單位為V。

    根據(jù)所使用的VGA器件特性，式(2)中k取50，b取-5。中頻檢波器輸出電壓V_IFDET與中頻輸出功率P_IFOUT在正常工作區(qū)域符合式(3)的線性關(guān)系，其中電壓的單位為V，被檢測功率的單位為dBm。根據(jù)檢波器與耦合器特性可以得：

式(3)中k₁取0.05，b₁取2.575。

    在中頻AGC環(huán)路中，若用P_IFIN表示中頻輸入功率，P_IFOUT表示中頻輸出功率，則所設(shè)計的環(huán)路目標(biāo)為：當(dāng)P_MIN<P_IFIN<P_MAX時，P_IFOUT保持在目標(biāo)功率P_AIM。假設(shè)某一時刻的輸出功率為P_NOW，VGA控制電壓為V_G1，中頻檢波器的輸出電壓為V_IFDET，經(jīng)過一次調(diào)整后，應(yīng)使VGA控制電壓變?yōu)閂_G2，輸出功率達到P_AIM，根據(jù)式(2)、式(3)及控制目標(biāo)可以得到式(4)的控制算法，其中N_STAGE表示VGA的級數(shù)，在本文中取2，P_AIM取-19 dBm。

    基于控制目標(biāo)及式(4)所示的關(guān)系給出了圖5中的判斷條件與控制電壓V_G的計算公式，其中V_Gint為VGA目前的控制電壓，Max[]表示取最大值運算，Min[]表示取最小值運算。由于檢波器僅在一定范圍內(nèi)符合式(3)的關(guān)系，因此需要確定一個可置信的檢波電壓區(qū)間：[0.375 V，2.75 V]。在此區(qū)間內(nèi)，認(rèn)為檢波電壓V_IFDET代表了真實的輸出功率，此時按照式(4)所述的方法進行AGC控制；當(dāng)V_IFDET<0.375 V時，認(rèn)為輸出功率較小，需先增大VGA的控制電壓以提高增益，使V_IFDET于可置信區(qū)間，然后重新進行判斷；V_IFDET>2.75 V時，需先減小VGA的控制電壓以降低增益，再重新判斷。

    中頻AGC算法仿真結(jié)果如圖6所示。其中橫坐標(biāo)為AGC執(zhí)行次數(shù)。中頻輸入信號的功率范圍為-100 dBm～-10 dBm。當(dāng)輸入信號功率處于[-79.04，-9.3]dBm時，VGA控制電壓V_G能夠隨著輸入功率的變化而改變，輸出功率保持在-19 dBm，V_IFDET與P_IFOUT同步變化，實現(xiàn)了環(huán)路的功率控制目標(biāo)。

3 算法的實現(xiàn)與測試

    根據(jù)第2節(jié)所述，在Xilinx Spartan 3E系列FGPA上實現(xiàn)了混合式AGC算法。算法控制的主要器件包括ADC、射頻開關(guān)、數(shù)控衰減器與DAC。其中，射頻與中頻部分共用一片10 bit、4通道的模數(shù)轉(zhuǎn)換器ADS7954；單刀雙擲開關(guān)的狀態(tài)由FPGA輸出的單比特高低電平控制；數(shù)控衰減器為6 bit、0.5 dB步進的RFSA2644芯片。中頻VGA的控制電壓由12 bit DAC提供。ADC通道的切換及采樣、數(shù)控衰減器的衰減值、DAC的輸出電壓均由FPGA通過串行外設(shè)接口(Serial Peripheral Interface，SPI)總線控制。為了方便數(shù)字部分的處理，所提出算法中的采樣次數(shù)N₁、N₂、N₃、N₄均取2的整數(shù)次冪。

    在不同輸入激勵條件下Modelsim的功能仿真結(jié)果如圖7所示。當(dāng)輸入為恒包絡(luò)信號時（圖7（a）），首先配置ADC射頻通道，進行4次射頻通道采樣，經(jīng)過計算后配置了數(shù)控衰減器。由于輸入功率較高，LNA始終保持關(guān)斷，隨后預(yù)置了VGA增益。接著配置ADC切換至中頻通道，進行連續(xù)的16次采樣，最后配置DAC輸出適當(dāng)?shù)腣GA控制電壓。恒包絡(luò)輸入信號下單次AGC過程耗時41.73 μs。

    當(dāng)輸入為非恒包絡(luò)信號時（圖7（b）），射頻AGC采樣變?yōu)?4次，中頻AGC仍然采樣16次，但在采樣間加入了6.68 μs時間間隔，總的控制時間為230.53 μs。使用示波器測量的時域輸入輸出波形如圖8所示，其中通道1為輸入正弦包絡(luò)信號，包絡(luò)周期為128 μs，通道2為中頻輸出信號，可以觀察到輸出信號包絡(luò)保持完好，平均功率恒定。

    輸入為恒包絡(luò)信號條件下，混合式AGC環(huán)路中關(guān)鍵參數(shù)隨射頻輸入功率變化的曲線如圖9所示。圖9（a）中按照式（1）擬合的曲線與實測曲線吻合良好；圖9（b）中VGA控制電壓呈現(xiàn)三次跳變，與射頻AGC算法中的所設(shè)計的4種條件判斷相符；圖9(c)、圖9(d)表明所設(shè)計的AGC系統(tǒng)在輸入信號功率為-100 dBm~10 dBm時，輸出可恒定地控制在-19 dBm，具有110 dB的動態(tài)范圍。近年來所提出AGC系統(tǒng)的動態(tài)范圍對比如圖10^[5-16]所示，對比表明本文所實現(xiàn)的動態(tài)范圍具有一定的領(lǐng)先性。

4 結(jié)論

    本文針對輸入信號的不同的包絡(luò)特性，結(jié)合前饋式與反饋式AGC的特點，依據(jù)接收機中的硬件架構(gòu)，提出了一種混合式高動態(tài)范圍AGC算法，并在FPGA硬件平臺上得以實現(xiàn)。在該算法的控制下，以射頻開關(guān)、數(shù)控衰減器、檢波器、可變增益放大器為核心器件，實現(xiàn)了一種輸入動態(tài)范圍110 dB、靈敏度-100 dBm、輸出功率為-19 dBm的自動增益控制環(huán)路。在恒包絡(luò)與非恒包絡(luò)輸入下，算法執(zhí)行時間分別為41.73 μs與230.53 μs，信號包絡(luò)保持完好。對比表明，所提出的AGC算法實現(xiàn)了優(yōu)良的動態(tài)范圍特性。

參考文獻

[1] XIA G，ZHANG Q，YANG Z.Design and implementation of an efficient and large dynamic range hybrid digital AGC for burst communication systems[C].2012 IEEE 11th International Conference on Signal Processing，2012：1373-1377.

[2] FUJII M，KAWAGUCHI N，NAKAMURA M，et al.Feed-forward and feedback AGC for fast fading channels[J].Electronics Letters，1995，31(13)：1029-1030.

[3] SOBAIHI K，HAMMOUDEH A，SCAMMELL D.Automatic gain control on FPGA for software-defined radios[C].Wireless Telecommunications Symposium，2012：1-4.

[4] 沈同平，谷宗運，方芳，等.反饋式數(shù)字AGC的FPGA優(yōu)化實現(xiàn)[J].安慶師范學(xué)院學(xué)報(自然科學(xué)版)，2015(3)：68-70.

[5] 馬戰(zhàn)剛，張宇平，孫弋，等.大動態(tài)范圍AGC電路在接收機中的應(yīng)用[J].半導(dǎo)體技術(shù)，2010，35(2)：191-193.

[6] 朱會柱，袁斌，張志剛.90 dB大動態(tài)范圍可調(diào)AGC系統(tǒng)設(shè)計[C].2009年全國微波毫米波會議，2009.

[7] 陳立澤，陳星，王超.寬帶大動態(tài)中頻AGC系統(tǒng)實現(xiàn)[J].電子測量技術(shù)，2010，33(11)：46-48，73.

[8] 李飚，劉春群，黃忠快.基于FPGA射頻接收機前端AGC系統(tǒng)電路的設(shè)計[J].無線電通信技術(shù)，2016，42(3)：82-84.

[9] 鄭隆浩，彭艷云.基于FPGA的中頻AGC電路設(shè)計[J].電子設(shè)計工程，2014(14)：113-116.

[10] Jing Bing，Xue Yuankun，Ye Fan，et al.Automatic gain control algorithm with high-speed and double closed-loop in UWB system[C].2013 IEEE 10th International Conference on ASIC，2013：1-4.

[11] 耿云輝，馮西安，張路，等.一種大動態(tài)范圍AGC電路的設(shè)計與實現(xiàn)[J].微處理機，2012(3)：20-23，28.

[12] RAY S，HELLA M M.A 10 Gb/s inductorless AGC amplifier with 40 db linear variable gain control in 0.13 um CMOS[J].IEEE Journal of Solid-State Circuits，2016，51(2)：440-456.

[13] TISSERAND E，BERVILLER Y.Design and implementation of a new digital automatic gain control[J].Electronics Letters，2016，52(22)：1847-1849.

[14] 羅有亮，魏連魁，劉杰.基于VCA810的大動態(tài)范圍AGC電路設(shè)計[J].電子設(shè)計工程，2016(4)：105-107，110.

[15] 李懷良，庹先國，朱麗麗，等.中低頻寬動態(tài)范圍AGC放大器設(shè)計[J].電測與儀表，2013，50(2)：96-99.

[16] 賀欣.寬帶大動態(tài)AGC電路設(shè)計[J].電子設(shè)計工程，2012(8)：167-170.

作者信息：

趙瀟騰1，2，尹軍艦1，張錦濤1，2，李仲茂1，冷永清1

（1.中國科學(xué)院微電子研究所，北京100029；2.中國科學(xué)院大學(xué)，北京100049）