繼聯(lián)電在2017年進(jìn)行高階主管大改組，并宣布未來經(jīng)營策略將著重在成熟制程之后，格芯也在新執(zhí)行長Tom Caulfield就任半年多后，于日前宣布無限期暫緩7nm制程研發(fā)，并將資源轉(zhuǎn)而投入在相對成熟的制程服務(wù)上。
引入EUV工藝是半導(dǎo)體7nm工藝的關(guān)鍵轉(zhuǎn)折點(diǎn)
眾所周知，目前半導(dǎo)體領(lǐng)域，7nm工藝是一個重要節(jié)點(diǎn)。而7nm工藝是半導(dǎo)體制造工藝引入EUV技術(shù)的關(guān)鍵轉(zhuǎn)折，這是摩爾定律可以延續(xù)到5nm以下的關(guān)鍵，引入EUV工藝可以大幅提升性能，縮減曝光步驟、光罩?jǐn)?shù)量等制造過程，節(jié)省時間和成本。
不過引入EUV技術(shù)并不容易，其需要投入大量資金購買昂貴的EUV設(shè)備，同時需要進(jìn)行大量的工藝驗證以確保在生產(chǎn)過程中獲得較佳的良率，才能以經(jīng)濟(jì)的成本適用于生產(chǎn)芯片。
半導(dǎo)體制程微縮廠商：臺積電、三星電子、英特爾
聯(lián)電與格芯先后退出先進(jìn)制程軍備競賽，加上英特爾的10nm制程處理器量產(chǎn)出貨時程再度遞延到2019年底，均顯示先進(jìn)制程的技術(shù)進(jìn)展已面臨瓶頸。展望未來，還有能力持續(xù)推動半導(dǎo)體制程微縮的業(yè)者，或只剩下臺積電、三星電子跟英特爾三家公司。
從進(jìn)度上看，臺積電公布的7nm芯片已有50多款在流片，可算是遙遙領(lǐng)先。英特爾則仍苦苦掙扎于10nm。而三星近年來逐漸將代工業(yè)務(wù)視為發(fā)展重點(diǎn)，先后在美國、中國、日本等多地先后舉辦的三星代工論壇上還公布了其7nm以后的最新工藝路線圖，預(yù)計2018年推出7nm FinFET EUV工藝，而8nm LPU工藝也會開始風(fēng)險試產(chǎn)，2019年推出7nm的優(yōu)化版，即5／4nm FinFET EUV工藝，同時面向RF射頻、eMRAM等芯片的18nm FD－SoI工藝開始風(fēng)險試產(chǎn)，到2020年推出3nm EUV工藝，同時晶體管架構(gòu)從FinFET轉(zhuǎn)向GAA。三星目前已將GAA視為7nm節(jié)點(diǎn)之后取代FinFET晶體管的新一代候選技術(shù)。
臺積電研發(fā)“保守”，使三星反超
三星作為全球最大的存儲芯片生產(chǎn)企業(yè)，通過在存儲芯片上錘煉先進(jìn)工藝，在過去三年間，三星就采用EUV技術(shù)處理了20萬片晶圓生產(chǎn)SRAM。
去年五月，三星推出了首款使用EUV光刻解決方案的半導(dǎo)體工藝技術(shù)7nm LPP EUV，預(yù)期可借此突破摩爾定律的擴(kuò)展障礙，為單納米半導(dǎo)體技術(shù)的發(fā)展鋪平道路。另外，三星位于華城市的7nm廠預(yù)計最快明年量產(chǎn)，并計劃投入56億美元升級晶圓產(chǎn)能，其中三星在韓國華城的S3生產(chǎn)線上部署了由原本的10nm工藝改造而來的ASML NXE3400 EUV光刻機(jī)，這條生產(chǎn)線的EUV產(chǎn)能據(jù)稱已經(jīng)達(dá)到了大規(guī)模量產(chǎn)的標(biāo)準(zhǔn)。除此之外，三星還將新建一條EUV工藝專用的產(chǎn)線，計劃在2019年底全面完成后，2020年實(shí)現(xiàn)EUV量產(chǎn)。相較之下，臺積電今年才宣布和聯(lián)發(fā)科合作試產(chǎn)7nm制程12核心芯片，但根據(jù)臺積電10nm今年難產(chǎn)的現(xiàn)狀來看，臺積電的研發(fā)進(jìn)程顯得相當(dāng)落后了。
三星為何如此激進(jìn)采用EUV技術(shù)
日前，三星、高通宣布擴(kuò)大晶圓代工業(yè)務(wù)合作，該合作計劃將長達(dá)十年，三星將授權(quán)“EUV光刻工藝技術(shù)”給高通使用，其中包括使用三星7nm LPP EUV工藝技術(shù)制造未來的驍龍5G移動芯片組，預(yù)計高通下一代5G移動芯片，將采用三星7nm LPP EUV制程，通過7nm LPP EUV工藝，驍龍5G芯片組可減少占位空間，讓OEM廠有更多使用空間增加電池容量或做薄型化設(shè)計。除此之外，結(jié)合更先進(jìn)芯片設(shè)計，可明顯增進(jìn)電池續(xù)航力。
三星如此堅定地在其首個7nm就激進(jìn)地采用EUV技術(shù)，是三星綜合許多因素考慮的結(jié)果，包括EUV設(shè)備是否準(zhǔn)備好，成本、多重曝光復(fù)雜性、保真度和間距縮放等。對三星自家的7nm而言，（柵極）間距可以控制在單次曝光，這使得整個光刻工藝流程減少了與曝光相關(guān)的大部分設(shè)計復(fù)雜性，這也恰恰說明三星內(nèi)部開發(fā)的EUV光罩檢測工具，是三星的一個重要優(yōu)勢。目前市場還沒有類似的商業(yè)工具被開發(fā)出來，不僅如此，三星也在開發(fā)EUV微影光阻劑，并有望在今年稍晚達(dá)到大規(guī)模量產(chǎn)要求的目標(biāo)良率。
EUV技術(shù)的進(jìn)步對后續(xù)半導(dǎo)體節(jié)點(diǎn)發(fā)展至關(guān)重要
EUV技術(shù)的進(jìn)展還是比較緩慢的，而且將消耗大量的資金。盡管目前很少廠商將這項技術(shù)應(yīng)用到生產(chǎn)中，但是極紫外光刻技術(shù)卻一直是近些年來的研究熱點(diǎn)，所有廠商對這項技術(shù)也都充滿了期盼，希望這項技術(shù)能有更大的進(jìn)步，能夠早日投入大規(guī)模使用。
各家廠商都清楚，半導(dǎo)體工藝向往下刻，使用EUV技術(shù)是必須的。在摩爾定律的規(guī)律下，以及在如今科學(xué)技術(shù)快速發(fā)展的信息時代，新一代的光刻技術(shù)就應(yīng)該被選擇和研究，因為EUV與其他技術(shù)相比有明顯的優(yōu)勢：
1、EUV的分辨率至少能達(dá)到30nm以下，且更容易收到各集成電路生產(chǎn)廠商的青睞。
2、EUV是傳統(tǒng)光刻技術(shù)的拓展，同時集成電路的設(shè)計人員也更喜歡選擇這種全面符合設(shè)計規(guī)則的光刻技術(shù)。
3、EUV技術(shù)掩模的制造難度不高，具有一定的產(chǎn)量優(yōu)勢。
但是目前，EUV光刻技術(shù)設(shè)備制造成本十分高昂，包括掩模和工藝在內(nèi)的諸多方面花費(fèi)資金都很大。除此之外，EUV光學(xué)系統(tǒng)的設(shè)計和制造也極其復(fù)雜，隨著制程的演進(jìn)、線寬的微縮，伴隨而來的是巨大人力以及物力的投資、制程材料與設(shè)備的開發(fā)，這些急劇增加的生產(chǎn)成本，也代表EUV絕對會是推進(jìn)摩爾定律的重要因素之一，但除了EUV本身設(shè)備的開發(fā)與挑戰(zhàn)，制程整合亦是另一巨大的挑戰(zhàn)。例如晶圓的清洗制程，光罩的清洗與保存，甚至是后面的蝕刻或化學(xué)機(jī)械研磨等等，都必須要與EUV一同開發(fā)。
半導(dǎo)體摩爾定律繼續(xù)地被推進(jìn)向前，相關(guān)產(chǎn)業(yè)鏈也將會再一次的被帶動，EUV技術(shù)帶來的科技成果也值得令人期待。