晶振，老生常談的話題。在往期文章中，小編對晶振從各大方面進行過講解，如PCB板上配備哪些晶振。而在本文中，將同大家一同探討如何進行PCB晶振設計。如果你對本文將要討論的晶振問題存在一定興趣，不妨繼續(xù)往下閱讀哦。

　　我們常把晶振比喻為數(shù)字電路的心臟，這是因為，數(shù)字電路的所有工作都離不開時鐘信號，晶振直接控制著整個系統(tǒng)，若晶振不運作那么整個系統(tǒng)也就癱瘓了，所以晶振是決定了數(shù)字電路開始工作的先決條件。

　　我們常說的晶振，是石英晶體振蕩器和石英晶體諧振器兩種，他們都是利用石英晶體的壓電效應制作而成。在石英晶體的兩個電極上施加電場會使晶體產(chǎn)生機械變形，反之，如果在晶體兩側(cè)施加機械壓力就會在晶體上產(chǎn)生電場。并且，這兩種現(xiàn)象是可逆的。利用這種特性，在晶體的兩側(cè)施加交變電壓，晶片就會產(chǎn)生機械振動，同時產(chǎn)生交變電場。這種震動和電場一般都很小，但是在某個特定頻率下，振幅會明顯加大，這就是壓電諧振，類似于我們常見到的LC回路諧振。

　　作為數(shù)字電路中的心臟，晶振在智能產(chǎn)品中是如何發(fā)揮作用的呢?以智能家居如空調(diào)、窗簾、安防、監(jiān)控等產(chǎn)品來說，都需要無線傳輸模塊，它們通過藍牙、WIFI或ZIGBEE等協(xié)議，將模塊從一端發(fā)到另一端，或直接通過手機控制，而晶振就是無線模塊里的核心元件，影響著整系統(tǒng)的穩(wěn)定性，所以選擇好系統(tǒng)使用的晶振，決定了數(shù)字電路的成敗。

　　由于晶振在數(shù)字電路中的重要性，在使用和設計的時候我們需要小心處理：

　　1、晶振內(nèi)部存在石英晶體，受到外部撞擊或跌落時易造成石英晶體斷裂破損，進而造成晶振不起振，所以在設計電路時要考慮晶振的可靠安裝，其位置盡量不要靠近板邊、設備外殼等。

　　2、在手工焊接或機器焊接時，要注意焊接溫度。晶振對溫度比較敏感，焊接時溫度不能過高，并且加熱時間盡量短?

　　合理的晶振布局可以抑制系統(tǒng)輻射干擾

　　一、問題描述

　　該產(chǎn)品為野外攝像機，內(nèi)分核心控制板、sensor 板、攝像頭、SD 存儲卡和電池五部分組成，外殼為塑膠殼，小板僅有兩個接口：DC5V 外接電源接口和數(shù)據(jù)傳輸?shù)腢SB 接口。經(jīng)過輻射測試發(fā)現(xiàn)有33MHz 左右的諧波雜訊輻射問題。

　　原始測試數(shù)據(jù)如下：

　　二、分析問題

　　該產(chǎn)品外殼結(jié)構(gòu)塑膠外殼，是非屏蔽材料，整機測試只有電源線和USB 線引出殼體，難道干擾頻點是由電源線和USB 線輻射出來的嗎?故分別作了一下幾步測試：

　　( 1 ) 僅在電源線上加磁環(huán)，測試結(jié)果：改善不明顯;

　　( 2 ) 僅在USB 線上加磁環(huán)，測試結(jié)果：改善仍然不明顯;

　　( 3 ) 在USB 線和電源線都加磁環(huán)，測試結(jié)果：改善較明顯，干擾頻點整體有所下降。

　　從上可得，干擾頻點是從兩個接口帶出來的，并非是電源接口或USB 接口的問題，而是內(nèi)部干擾頻點耦合到這兩個接口所導致的，僅屏蔽某一接口不能解決問題。

　　經(jīng)過近場量測發(fā)現(xiàn)，干擾頻點來之于核心控制板的一個32.768KHz 的晶振，產(chǎn)生很強的空間輻射，使得周圍的走線和GND 都耦合了32.768KHz 諧波雜訊，再通過接口USB 線和電源線耦合輻射出來。而該晶振的問題在于以下兩點問題所導致的：

　　( 1 ) 晶振距離板邊太近，易導致晶振輻射雜訊。

　　( 2 ) 晶振下方有布信號線，，這易導致信號線耦合晶振的諧波雜訊。

　　( 3 ) 濾波器件放在晶振下方，且濾波電容與匹配電阻未按照信號流向排布，使得濾波器件的濾波效果變差。

　　三、解決對策

　　根據(jù)分析得出以下對策：

　　(1)晶體的濾波電容與匹配電阻靠近CPU 芯片優(yōu)先放置，遠離板邊;

　　(2)切記不能在晶體擺放區(qū)域和下方投影區(qū)內(nèi)布地;

　　(3)晶體的濾波電容與匹配電阻按照信號流向排布，且靠近晶體擺放整齊緊湊;

　　(4)晶體靠近芯片處擺放，兩者間的走線盡量短而直。

　　可以參考如下圖布局方式：

　　經(jīng)整改后，樣機測試結(jié)果如下：

　　四、結(jié)論

　　現(xiàn)今很多系統(tǒng)晶振現(xiàn)今很多系統(tǒng)晶振時鐘頻率高，干擾諧波能量強;干擾諧波除了從其輸入與輸出兩條走線傳導出來，還會從空間輻射出來，若布局不合理，容易造成很強的雜訊輻射問題，而且很難通過其他方法來解決，因此在PCB 板布局時對晶振和CLK 信號線布局非常重要。

　　晶振的PCB設計注意事項

　　(1) 耦合電容應盡量靠近晶振的電源引腳，位置擺放順序：按電源流入方向，依容值從大到小依次擺放，容值最小的電容最靠近電源引腳。

　　(2) 晶振的外殼必須接地，可以晶振的向外輻射，也可以屏蔽外來信號對晶振的干擾。

　　(3) 晶振下面不要布線，保證完全鋪地，同時在晶振的300mil范圍內(nèi)不要布線，這樣可以防止晶振干擾其他布線、器件和層的性能。

　　(4) 時鐘信號的走線應盡量短，線寬大一些，在布線長度和遠離發(fā)熱源上尋找平衡。

　　(5) 晶振不要放置在PCB板的邊緣，在板卡設計時尤其注意該點。

　　以上便是此次小編帶來的“晶振”相關(guān)內(nèi)容，通過本文，希望大家對如何進行PCB晶振設計具備一定的認知。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!