前言：

    5nm、3nm節(jié)點主要面向FPGA等高性能計算領(lǐng)域，智能處理器和5G芯片。在接下來的兩三年中，5G將會被大規(guī)模使用。

    臺積電：最為積極和最早布局

    很快臺積電的5nm工藝即將量產(chǎn)，與此同時，臺積電的3nm工藝也在持續(xù)推進當中。

    去年7月，臺積電就公開表示其 3nm 工藝的開發(fā)進展順利，并且已經(jīng)與早期客戶就技術(shù)定義進行了接觸。

    近日，臺積電正式披露了其最新3nm工藝的細節(jié)詳情，其晶體管密度達到了驚人的2．5億個／mm2。

    在性能提升方面，臺積電5nm工藝相比7nm性能可提升15％，能效比提升30％，而3nm較5nm性能則可進一步提升7％，能效比提升15％。

    臺積電在評估多種選擇后認為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術(shù)。

    而臺積電則表示，其3nm工藝研發(fā)符合預(yù)期，并沒有受到疫情影響，預(yù)計在2021年進入風(fēng)險試產(chǎn)階段，2022年下半年量產(chǎn)。

    3nm是他們在5nm之后在芯片工藝上的一個完整的技術(shù)跨越，同第一代的5nm工藝（N5）相比，第一代的3nm工藝（N3）的晶體管密度將提升約70％，速度提升10％到15％，芯片的性能提升25％到30％，3nm工藝將進一步夯實他們未來在芯片工藝方面的領(lǐng)導(dǎo)地位。

    臺積電通過了1，217．81億元資本預(yù)算，除升級先進制程產(chǎn)能外，也用于轉(zhuǎn)換部分邏輯制程產(chǎn)能為特殊制程產(chǎn)能。

    臺積電預(yù)定今年度資本支出金額約100億美元至110億美元，其中80％經(jīng)費將用于3 納米、5納米及7納米先進制程技術(shù)。

    臺積電預(yù)期，今年7納米與第二代7納米制程將貢獻約25％業(yè)績。另外有10％經(jīng)費用于先進封裝與光罩，10％用于特殊制程。

    面對三星積極沖刺晶圓代工，并企圖在3 納米制程超車臺積電，臺積電發(fā)言系統(tǒng)表示，不對競爭對手的技術(shù)發(fā)展做任何評論，并強調(diào)絕有信心在7納米、5納米，甚至3納米制程持續(xù)維持全球領(lǐng)先地位。

    三星：在技術(shù)上的追趕和超越

    三星同樣押注3nm節(jié)點，進度及技術(shù)選擇都很激進，三星將淘汰FinFET晶體管，直接使用GAA環(huán)繞柵極晶體管。

    根據(jù)三星的信息，相較于7nm FinFET工藝，3nm工藝可以減少50％能耗、增加30％性能。三星計劃2021年量產(chǎn)，疫情影響已推遲到2022年，但沒有明確具體時間。

    去年，三星的Foundry Forum活動中強調(diào)了先進封裝的重要性；今年，三星的Foundry Forum則將重點放在了先進制程的進度上。就此，我們也能夠很明顯地感受到，三星與臺積電之間的競爭越發(fā)激烈。

    前不久，三星也公布了未來的制程工藝路線圖，公司計劃今年推出7nm EUV工藝，明年有5／4nm EUV工藝，2020年則會推出3nm EUV工藝，同時晶體管類型也會從FinFET轉(zhuǎn)向GAA結(jié)構(gòu)。

    不過，根據(jù)最新的消息顯示，受今年新冠疫情的影響，三星的3nm工藝的進度可能將推遲。

    基于GAA的工藝節(jié)點有望在下一代應(yīng)用中廣泛采用，例如移動、網(wǎng)絡(luò)通訊、汽車電子、人工智能（AI）和IoT物聯(lián)網(wǎng)等。

    值得一提的是，三星一直被詬病的晶體管密度仍然未被提及。作為GAA技術(shù)的領(lǐng)頭羊，三星究竟能否借由3nm工藝翻盤，還需要時間來證明。

    三星在10nm、7nm及5nm節(jié)點的進度都會比臺積電要晚一些，導(dǎo)致臺積電幾乎包攬了目前的7nm芯片訂單，三星只搶到IBM、NVIDIA及高通部分訂單。

    不過三星已經(jīng)把目標放在了未來的3nm工藝上，預(yù)計2021年量產(chǎn)，這個時間點要早于臺積電。

    英特爾：主流工藝反超 新戰(zhàn)場保守

    去年英特爾超越三星，奪回了全球半導(dǎo)體市場的一哥地位，過去27年以來英特爾在這個榜單上把持了25年之久。

    再下一步，英特爾還要在半導(dǎo)體技術(shù)上追上來，其7nm工藝晶體管密度就接近臺積電3nm工藝了，5nm節(jié)點反超幾乎是板上釘釘了。

    在10nm走上正軌之后，英特爾宣布他們的半導(dǎo)體工藝發(fā)展將回到2年一個周期的路線上來，2021年就會量產(chǎn)7nm工藝，首發(fā)高性能的Xe架構(gòu)GPU，2022年會擴展到更多的CPU等產(chǎn)品中。

    現(xiàn)在還沒公布官方細節(jié)，不過英特爾從22nm工藝到14nm是2．4x縮放，14nm到10nm是2．7x縮放，都超過了摩爾定律的2x工藝縮放水平。

    英特爾 CEO司睿博之前提到過7nm工藝會會到正?？s放，那至少是2x到2．4x縮放，意味著7nm工藝的晶體管密度將達到2億／mm2到2．4億／mm2之間。

    這樣看來，如果是2．4億／mm2的水平，那英特爾的7nm工藝就能達到臺積電3nm工藝的水平，保守一點2億／mm2的話，那也非常接近了。

    7nm之后英特爾還會進入5nm節(jié)點，時間點會在2023年，按照英特爾的水平，至少也是2x縮放，那晶體管密度至少會達到4億／mm2，遠遠超過臺積電的3nm工藝水平，臺積電的2nm工藝在2023年之前應(yīng)該沒戲的。

    目前的計算還是理論性的，但是只要英特爾的工藝路線重回正軌，先進工藝上追回來并不讓人意外，臺積電、三星并不能小覷半導(dǎo)體一哥的技術(shù)實力。

    7nm之后是更先進的5nm、3nm、2nm和1．4nm，其中5nm、3nm和2nm處在路線發(fā)現(xiàn)階段，分別計劃在2023年、2025年和2027年采用，2029年擬開始采用1．4nm工藝。

    同時，英特爾或也將在5nm工藝階段放棄FinFET晶體管，轉(zhuǎn)向GAA環(huán)繞柵極晶體管。

    其首席財務(wù)官也曾指出，英特爾要進行10nm量產(chǎn)、7nm提速、5nm投資，考慮到這部分技術(shù)交集主要集中在2020～2021年，也必然會影響到英特爾毛利率。

    從流程路線圖來看，英特爾將按照每兩年一次主要節(jié)點更新的節(jié)奏進行。而3nm，排到了2025年來實現(xiàn)。

    決戰(zhàn)3nm面臨的挑戰(zhàn)

    ①雖說現(xiàn)在臺積電和三星的7nm EUV產(chǎn)品已經(jīng)步入正軌，但當先進工藝推進到3nm之時，與之相關(guān)的EUV技術(shù)也將再次發(fā)生變化。

    而這就涉及了EUV曝光技術(shù)的開發(fā)方面最重要的是EUV曝光設(shè)備的改良。

    ②EUV掩膜、檢測掩膜的缺陷以及光源功率等都將影響EUV技術(shù)在先進工藝上的使用。

    ③雖然臺積電、三星以及英特爾都計劃在GAA上有所投入，但在3nm初期階段就采用新型晶體管，是否能夠被市場接納，也是值得廠商思考的事情。

    ④如果采用GAA工藝，則需要導(dǎo)入新材料，因此制程技術(shù)上相當困難，尤其是在蝕刻部分是大挑戰(zhàn)。

    ⑤3nm工藝節(jié)點的互連是芯片中的微小銅布線方案，它在每個節(jié)點上變得越發(fā)緊湊，造成芯片中不必要的RC延遲。

    結(jié)尾：

    縱觀全球半導(dǎo)體制程玩家，目前僅剩三足鼎立：英特爾、三星和臺積電。而其中真正卯著勁在攻堅3nm的，其實只有三星和臺積電兩家而已。從市場份額來看，臺積電暫時領(lǐng)先。