如今的7nm EUV芯片，晶體管多達100億個，它們是怎么樣安上去的呢？
晶體管并非是安裝上去的，芯片制造其實分為沙子-晶圓，晶圓-芯片這樣的過程，而在芯片制造之前，IC設計要負責設計好芯片，然后交給晶圓代工廠。
芯片設計分為前端設計和后端設計，前端設計（也稱邏輯設計）和后端設計（也稱物理設計）并沒有統(tǒng)一嚴格的界限，涉及到與工藝有關的設計就是后端設計。芯片設計要用專業(yè)的 EDA工具。
如果我們將設計的門電路放大，白色的點就是襯底，還有一些綠色的邊框就是摻雜層。
當芯片設計好了之后，就要制造出來，晶體管就是在晶圓上直接雕出來的，晶圓越大，芯片制程越小，就能切割出更多的芯片，效率就會更高。
舉個例子，就好像切西瓜一樣，西瓜更大的，但是原來是切成3厘米的小塊，現(xiàn)在換成了2厘米，是不是塊數(shù)就更多。所以現(xiàn)在的晶圓從2寸、4寸、6寸、8寸到現(xiàn)在16寸大小。
制程這個概念，其實就是柵極的大小，也可以成為柵長，它的距離越短，就可以放下更多的晶體管，這樣就不會讓芯片不會因技術提升而變得更大，使用更先進的制造工藝，芯片的面積和功耗就越小。但是我們?nèi)绻麑艠O變更小，源極和漏極之間流過的電流就會越快，工藝難度會更大。
芯片制造共分為七大生產(chǎn)區(qū)域，分別是擴散、光刻、刻蝕、離子注入、薄膜生長、拋光、金屬化。
其中雕出晶圓的最重要的兩個步驟就是光刻和蝕刻，光刻技術是一種精密的微細加工技術。
常規(guī)光刻技術是采用波長為2000～4500的紫外光作為圖像信息載體，以光致抗光刻技術蝕劑為中間（圖像記錄）媒介實現(xiàn)圖形的變換、轉(zhuǎn)移和處理，最終把圖像信息傳遞到晶片（主要指硅片）或介質(zhì)層上的一種工藝。
光刻技術就是把芯片制作所需要的線路與功能區(qū)做出來。簡單來說芯片設計人員設計的線路與功能區(qū)“印進”晶圓之中，類似照相機照相。
照相機拍攝的照片是印在底片上，而光刻刻的不是照片，而是電路圖和其他電子元件。
而蝕刻技術就是利用化學或物理方法，將抗蝕劑薄層未掩蔽的晶片表面或介質(zhì)層除去，從而在晶片表面或介質(zhì)層上獲得與抗蝕劑薄層圖形完全一致的圖形。
集成電路各功能層是立體重疊的，因而光刻工藝總是多次反復進行。例如，大規(guī)模集成電路要經(jīng)過約10次光刻才能完成各層圖形的全部傳遞。
在半導體制造中有兩種基本的刻蝕工藝：干法刻蝕和濕法腐蝕。目前主流所用的還是干法刻蝕工藝，利用干法刻蝕工藝的就叫等離子體蝕刻機。
在集成電路制造過程中需要多種類型的干法刻蝕工藝，應用涉及硅片上各種材料。被刻蝕材料主要包括介質(zhì)、硅和金屬等，通過與光刻、沉積等工藝多次配合可以形成完整的底層電路、柵極、絕緣層以及金屬通路等。
在涂滿光刻膠的晶圓（或者叫硅片）上蓋上事先做好的光刻板，然后用紫外線隔著光刻板對晶圓進行一定時間的照射。原理就是利用紫外線使部分光刻膠變質(zhì)，易于腐蝕。
溶解光刻膠：光刻過程中曝光在紫外線下的光刻膠被溶解掉，清除后留下的圖案和掩模上的一致。
“刻蝕”是光刻后，用腐蝕液將變質(zhì)的那部分光刻膠腐蝕掉（正膠），晶圓表面就顯出半導體器件及其連接的圖形。然后用另一種腐蝕液對晶圓腐蝕，形成半導體器件及其電路。
清除光刻膠：蝕刻完成后，光刻膠的使命宣告完成，全部清除后就可以看到設計好的電路圖案。
這里說一下，什么是光刻膠。我們要知道電路設計圖首先通過激光寫在光掩模版上，然后光源通過掩模版照射到附有光刻膠的硅片表面，引起曝光區(qū)域的光刻膠發(fā)生化學效應，再通過顯影技術溶解去除曝光區(qū)域或未曝光區(qū)域，使掩模版上的電路圖轉(zhuǎn)移到光刻膠上，最后利用刻蝕技術將圖形轉(zhuǎn)移到硅片上。
而光刻根據(jù)所采用正膠與負膠之分，劃分為正性光刻和負性光刻兩種基本工藝。在正性光刻中，正膠的曝光部分結(jié)構被破壞，被溶劑洗掉，使得光刻膠上的圖形與掩模版上圖形相同。
相反地，在負性光刻中，負膠的曝光部分會因硬化變得不可溶解，掩模部分則會被溶劑洗掉，使得光刻膠上的圖形與掩模版上圖形相反。
可以說，在晶圓制造中，直徑30厘米的圓形硅晶薄片穿梭在各種極端精密的加工設備之間，由它們在硅片表面制作出只有發(fā)絲直徑千分之一的溝槽或電路。
熱處理、光刻、刻蝕、清洗、沉積……每塊晶圓要晝夜無休地被連續(xù)加工兩個月，經(jīng)過成百上千道工序，最終集成了海量的微小電子器件，經(jīng)切割、封裝，成為信息社會的基石——芯片。
這是一個Top-down View的SEM照片，可以非常清晰的看見CPU內(nèi)部的層狀結(jié)構，越往下線寬越窄，越靠近器件層。
這是CPU的截面視圖，可以清晰地看到層狀的CPU 結(jié)構，由上到下有大約10層，其中最下層為器件層，即是MOSFET晶體管。
