《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 電子元件 > 業(yè)界動(dòng)態(tài) > 重振芯片制造,歐、日為何青睞2納米?

重振芯片制造,歐、日為何青睞2納米?

2021-04-02
來源:全球半導(dǎo)體觀察
關(guān)鍵詞: 歐盟 日本 芯片制造 2納米

  受貿(mào)易摩擦等多重因素的影響,全球的半導(dǎo)體大國均有意強(qiáng)化本國芯片制造能力。歐盟委員會(huì)在一項(xiàng)名為《2030數(shù)字指南針》計(jì)劃中,提出生產(chǎn)能力沖刺2nm的目標(biāo)。日本政府也于近日表示將出資420億日元,聯(lián)合日本三大半導(dǎo)體廠商——佳能、東京電子以及Screen Semiconductor Solutions共同開發(fā)2nm工藝。

  事實(shí)上,在臺(tái)積電、三星這些半導(dǎo)體制造龍頭的技術(shù)路線圖中,2nm同樣是需要集結(jié)重軍突破的關(guān)鍵節(jié)點(diǎn)。那么,為何歐洲、日本均將重振芯片制造的突破點(diǎn)放在2nm上?其有何特殊之處嗎?

  2納米是新的 “大”節(jié)點(diǎn)?

  晶圓制造作為半導(dǎo)體產(chǎn)業(yè)鏈的重要環(huán)節(jié),發(fā)揮著基礎(chǔ)核心作用。特別是隨著5G、高性能計(jì)算、人工智能的發(fā)展,市場對先進(jìn)工藝的要求越來越高。

  在臺(tái)積電2020年財(cái)報(bào)中,第四季度采用最先進(jìn)5nm工藝平臺(tái)加工晶圓的銷售額占總晶圓收入的20%,7nm和12nm/16nm的銷售額分別占29%和13%。也就是說領(lǐng)先的5nm和7nm節(jié)點(diǎn)占臺(tái)積電收入的49%,而高級節(jié)點(diǎn)(5nm、7nm、12nm/16nm)占該公司總收入的62%。

  3nm是臺(tái)積電和三星兩大半導(dǎo)體制造巨頭當(dāng)前的發(fā)展重點(diǎn)。兩家公司的量產(chǎn)計(jì)劃均落在2022年。工藝尚在試產(chǎn)階段,蘋果公司已經(jīng)為旗下M系列和A系列處理器預(yù)訂采用這種技術(shù)的訂單。先進(jìn)工藝制造在半導(dǎo)體產(chǎn)業(yè)中的重要性,由此可見一斑。

  2nm作為3nm之后的下一個(gè)先進(jìn)工藝節(jié)點(diǎn),也早早進(jìn)入人們的視野。2019年,臺(tái)積電便宣布啟動(dòng)2nm工藝的研發(fā),使其成為第一家宣布開始研發(fā)2nm工藝的公司。

  同時(shí),臺(tái)積電將在位于中國臺(tái)灣新竹的南方科技園建立2nm工廠,預(yù)計(jì)2nm工藝將于2024年進(jìn)入批量生產(chǎn)。

  按照臺(tái)積電的說法,2nm工藝研發(fā)需時(shí)4年,最快也得要到2024年才能進(jìn)入投產(chǎn)。這段時(shí)間里5nm工藝乃至3nm工藝均會(huì)成為過渡產(chǎn)品,以供客戶生產(chǎn)芯片的需要。

  半導(dǎo)體一向有“大小”節(jié)點(diǎn)之分。

  以28nm為例,與40nm工藝相比,28nm柵密度更高、晶體管的速度提升了約50%,每次開關(guān)時(shí)的能耗則減小了50%。在成本幾乎相同的情況下,使用28nm工藝可以給產(chǎn)品帶來更加良好的性能優(yōu)勢。

  2011年第四季度,臺(tái)積電首先實(shí)現(xiàn)了28nm全世代工藝的量產(chǎn)。截止2014年年底,臺(tái)積電是全球28nm市場中的最大企業(yè),它在2014年的銷售收入主要來源于28nm,占總營收的34%,占全球28nm代工市場份額的80%,產(chǎn)能達(dá)到130000片/月,占整個(gè)28nm代工市場產(chǎn)能的62%。

  業(yè)界認(rèn)為,14nm、7nm或5nm也是大節(jié)點(diǎn)。

  莫大康指出,由于2nm目前尚處于研發(fā)階段,其工藝指標(biāo)尚不清楚。不能輕易判斷是否為一個(gè)“大”節(jié)點(diǎn)。然而根據(jù)臺(tái)積電的工藝細(xì)節(jié)詳情,3nm晶體管密度已達(dá)到了2.5億個(gè)/mm2,與5nm相比,功耗下降25%~30%,功能提升了10%~15%。

  2納米作為下一代節(jié)點(diǎn),性能勢必有更進(jìn)一步的提升,功耗也將進(jìn)一步下降。市場的需求是可以預(yù)期的。這或許正是日本與歐洲在高調(diào)進(jìn)軍半導(dǎo)體先進(jìn)制造之際,力求在2nm上取得突破的原因之一。

  全面進(jìn)入GAA時(shí)代?

  2納米在技術(shù)上革新同樣非常關(guān)鍵。根據(jù)國際器件和系統(tǒng)路線圖(IRDS)的規(guī)劃,在2021~2022年以后,鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)將逐步被環(huán)繞式閘極(GAA)結(jié)構(gòu)所取代。

  所謂GAA結(jié)構(gòu),是通過更大的閘極接觸面積提升對電晶體導(dǎo)電通道的控制能力,從而降低操作電壓、減少漏電流,有效降低芯片運(yùn)算功耗與操作溫度。

  目前,臺(tái)積電、三星在5nm/7nm工藝段都采用FinFET結(jié)構(gòu),而在下一世代的晶體管結(jié)構(gòu)的選擇上,臺(tái)積電、三星卻出現(xiàn)分歧。

  臺(tái)積電總裁魏哲家在法說會(huì)上表示,3nm的架構(gòu)將會(huì)沿用FinFET結(jié)構(gòu)。臺(tái)積電首席科學(xué)家黃漢森強(qiáng)調(diào),之所以做此選擇是從客戶的角度出發(fā)。采用成熟的FinFET結(jié)構(gòu)產(chǎn)品性能顯然更加穩(wěn)定。

  三星則選擇采用GAA結(jié)構(gòu)。在今年的IEEE國際固態(tài)電路大會(huì)(ISSCC)上,三星首次公布了3nm制造技術(shù)的一些細(xì)節(jié)——3nm工藝中將使用類似全柵場效應(yīng)晶體管(GAAFET)結(jié)構(gòu)。

  不過有消息爆出,臺(tái)積電的2nm工藝將采用GAA架構(gòu)。也就是說,2nm或?qū)⑹荈inFET結(jié)構(gòu)全面過渡到GAA結(jié)構(gòu)的技術(shù)節(jié)點(diǎn)。在經(jīng)歷了Planar FET、FinFET后,晶體管結(jié)構(gòu)將整體過渡到GAAFET、MBCFET結(jié)構(gòu)上。

  此外,一些新材料在制造過程中也將被引入。

  新思科技研究人員兼電晶體專家Moroz表示,到了未來的技術(shù)節(jié)點(diǎn),間距微縮將減緩至每世代約0.8倍左右。工程師們開始探索其他許多技術(shù),以降低金屬導(dǎo)線上的電阻率,從而為加速取得優(yōu)勢開啟大門。其方式包括新的結(jié)構(gòu),例如跨越多個(gè)金屬層的梯度和超導(dǎo)孔(super-vias),以及使用鈷(Co)和釕(Ru)等新材料。

  無論是結(jié)構(gòu)上的創(chuàng)新還是新材料的引入,2nm是一個(gè)非常關(guān)鍵的節(jié)點(diǎn)。原有的很多技術(shù)難以滿足要求,產(chǎn)業(yè)界需要從器件的架構(gòu)、工藝變異、熱效應(yīng)、設(shè)備與材料等方面綜合解決。

  歐洲、日本均將重振芯片制造的突破重點(diǎn)放在2nm上,目的顯然是希望在技術(shù)革新的關(guān)鍵節(jié)點(diǎn)導(dǎo)入,實(shí)現(xiàn)“換道超車”,同時(shí)以此為契機(jī)向1納米甚至?(埃米) 領(lǐng)域推進(jìn)。

  面臨技術(shù)與成本雙重挑戰(zhàn)

  不過2nm的開發(fā)并不容易,隨著摩爾定律走向物理極限,芯片的制造面臨著技術(shù)與成本的雙重瓶頸。

  根據(jù)莫大康的介紹,目前的EUV光刻機(jī)精度仍不足以滿足2nm的需求。光刻技術(shù)的精度直接決定工藝的精度,對于2nm的先進(jìn)工藝,高數(shù)值孔徑的EUV技術(shù)還亟待開發(fā),光源、掩模工具的優(yōu)化以及EUV的良率和精度都是實(shí)現(xiàn)更先進(jìn)工藝技術(shù)突破的重要因素。

  日前,比利時(shí)微電子研究中心(IMEC)首席執(zhí)行官兼總裁Luc Van den hove表示,該中心正在與ASML公司合作,開發(fā)更加先進(jìn)的光刻機(jī),并已取得進(jìn)展。

  近年來,IMEC一直在與ASML研究新的EUV光刻機(jī),目標(biāo)是將工藝規(guī)??s小到2nm及以下。目前ASML已經(jīng)完成了NXE:5000系列的高NA EUV曝光系統(tǒng)的基本設(shè)計(jì),至于設(shè)備的商業(yè)化,要等到至少2022年,而臺(tái)積電和三星拿到設(shè)備還要在2023年。

  來自制造成本的挑戰(zhàn)更加嚴(yán)峻。有數(shù)據(jù)顯示,7nm工藝僅研發(fā)費(fèi)用就需要至少3億美元,5nm工藝平均要5.42億美元,3nm、2nm的工藝起步價(jià)大約在10億美元左右。臺(tái)積電3nm工藝的總投資高達(dá)500億美元。目前在建廠方面至少已經(jīng)花費(fèi)200億美元,可見投入之龐大。

  “盡管歐洲與日本都表達(dá)了想要在下一個(gè)技術(shù)世代來臨之際,以2納米為切入點(diǎn),發(fā)展先進(jìn)工藝的計(jì)劃。但如果一旦投入,將面臨用戶從哪里來,如何平衡生產(chǎn)成本等問題?!?莫大康指出。

 

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。