與非網(wǎng)6月1日訊，集成電路芯片與封裝之間是不可分割的整體。沒有一個(gè)芯片可以不用封裝就能正常工作，封裝對(duì)芯片來說是必不可少的，隨著IC生產(chǎn)技術(shù)的進(jìn)步，封裝技術(shù)也不斷更新?lián)Q代，每一代IC都與新一代的IC封裝技術(shù)緊密相連。進(jìn)入21世紀(jì)，隨著半導(dǎo)體技術(shù)逐漸逼近硅工藝尺寸的極限，半導(dǎo)體技術(shù)進(jìn)入“后摩爾定律”時(shí)代，先進(jìn)封裝技術(shù)得到了空前發(fā)展。
通常為推進(jìn)設(shè)計(jì)，業(yè)界會(huì)采用ASIC技術(shù)將不同的功能集成到單芯片上。但隨著集成電路制造工藝持續(xù)縮放，ASIC擴(kuò)展變得愈加困難，功率/性能優(yōu)勢(shì)逐漸縮小，設(shè)計(jì)流片成本也越來越高。先進(jìn)封裝開始成為代工廠和封裝廠的另外一個(gè)重要?jiǎng)?chuàng)新方向。
從某種角度上說，SiP是以較低成本打造出的傳統(tǒng) “ ASIC”。SiP模組可以將不同工藝、材料的芯片及無源器件集成在一個(gè)系統(tǒng)里，實(shí)現(xiàn)電子產(chǎn)品的功能化需求。
絕大部分芯片采用的依然是成熟與商業(yè)化的封裝技術(shù)，即便如此，能夠提供更小尺寸和更好電氣性能的先進(jìn)封裝技術(shù)已經(jīng)得到越來越多的IC 供應(yīng)商的青睞。另外，兼具較短開發(fā)時(shí)間與成本效益的小型化需求正催生SiP的大量采用。根據(jù)Yole的數(shù)據(jù)，SiP市場(chǎng)預(yù)計(jì)到2025年將增至18.8億美元，預(yù)測(cè)期內(nèi)（2019~2025）年均復(fù)合增長(zhǎng)率達(dá)6%。
SiP目前主要應(yīng)用于TWS耳機(jī)、智能手表、智能手機(jī)、服務(wù)器等領(lǐng)域，未來將出現(xiàn)在更多可穿戴產(chǎn)品如智能眼鏡、5G 毫米波模塊、智能汽車、生物醫(yī)學(xué)等對(duì)尺寸有特別要求的應(yīng)用領(lǐng)域。
采用SiP技術(shù)，還可以解決困擾系統(tǒng)性能瓶頸的“內(nèi)存墻”（Memory Wall）問題，并實(shí)現(xiàn)更好的電磁屏蔽（EMI Shielding）功能。此外，環(huán)旭電子先進(jìn)制程研發(fā)中心暨微小化模塊事業(yè)處AVP趙健指出，通過異構(gòu)集成， SiP還可以減少后道組裝廠的工序，加上更高度自動(dòng)化的工藝在前端集成，從而降低供應(yīng)鏈整體復(fù)雜度。
而SiP 的最終目的是實(shí)現(xiàn)完全集成的獨(dú)立自主電子系統(tǒng)。這意味著， SiP 將擁有獨(dú)立的電源、微處理器、輸入、輸出和無源器件，并且能夠在沒有外部接線的情況下完全執(zhí)行所需的功能。理想的 SiP沒有外部引腳（如果有自己的電源）或只有 2 個(gè)引腳——用于電源和接地。然而，前提是，電源分配網(wǎng)絡(luò)（PDN）、信號(hào)完整性（SI）和熱管理，以及系統(tǒng)的可靠性都得到妥善處理。
Chiplet將推高異構(gòu)集成的研發(fā)成本
另外，隨著功能模塊集成數(shù)量增多，芯片尺寸變大，最直接的沖擊將是良率降低。解決方案之一是將芯片切割成多顆Chiplet，再用先進(jìn)封裝技術(shù)提供的高密度互聯(lián)將這些Chiplet整合在同一個(gè)封裝體內(nèi)。據(jù)推測(cè)，這樣可以在提高產(chǎn)量的同時(shí)降低生產(chǎn)成本。
業(yè)內(nèi)人士包總認(rèn)為，其實(shí)Chiplet也可以算是一種SiP技術(shù)，是SoC中IP模塊的商業(yè)化。
行業(yè)觀點(diǎn)認(rèn)為，基于Chiplet的模塊化設(shè)計(jì)方案將推高下一代異構(gòu)集成技術(shù)的研發(fā)成本，帶動(dòng)封裝技術(shù)進(jìn)一步發(fā)展。根據(jù)不同的價(jià)格和性能要求，Chiplet可提供多種封裝選擇。這一趨勢(shì)預(yù)計(jì)會(huì)讓原本使用不同工具跟設(shè)備的前后道半導(dǎo)體制程，變得越來越相似。
挑戰(zhàn)也顯而易見。例如力成副總經(jīng)理方立志早前指出，在降低成本方面，先進(jìn)封裝最大的成本風(fēng)險(xiǎn)因素是把有故障的芯片跟正常的芯片封裝在一起，結(jié)果得到無法正常工作的模塊。這點(diǎn)在晶圓對(duì)晶圓（Wafer to Wafer, W2W）封裝上尤其明顯，因?yàn)闊o法事先鎖定KGD（已知合格芯片）、剔除故障芯片。
隨著越來越多的單芯片被集成，對(duì)于來料芯片的質(zhì)量要求將越來越嚴(yán)格。另外，可授權(quán)IP使組裝芯片變得容易，但費(fèi)用也會(huì)變更高。
封裝工藝創(chuàng)新下挑戰(zhàn)重重
先進(jìn)封裝無疑還存在許多新的挑戰(zhàn)。除了材料跟設(shè)備機(jī)臺(tái)，由于先進(jìn)封裝變得越來越復(fù)雜，現(xiàn)有的EDA設(shè)計(jì)工具在完成先進(jìn)封裝設(shè)計(jì)上需要解決很多問題。
芯和半導(dǎo)體創(chuàng)始人兼CEO凌峰指出，不同芯片之間，芯片與封裝之間，EDA工具在設(shè)計(jì)與分析上都存在一道“墻”。如何打破芯片與封裝之間的那道“墻”，如何實(shí)現(xiàn)EDA平臺(tái)數(shù)據(jù)的一致性，完成信號(hào)、電源、熱、應(yīng)力等協(xié)同設(shè)計(jì)，以及如何在統(tǒng)一的數(shù)據(jù)庫(kù)完成仿真分析，將成為SiP技術(shù)進(jìn)一步發(fā)展的重要推動(dòng)力。
對(duì)于國(guó)內(nèi)產(chǎn)業(yè)來說，形勢(shì)要更加嚴(yán)峻，挑戰(zhàn)也更多。
研究機(jī)構(gòu)Yole Developpement首席分析師Santosh Kumar曾指出，先進(jìn)封裝的市場(chǎng)規(guī)模雖然快速成長(zhǎng)，供應(yīng)鏈的關(guān)系也會(huì)變得比以往更復(fù)雜。產(chǎn)業(yè)鏈多環(huán)節(jié)都已經(jīng)進(jìn)入到系統(tǒng)級(jí)封裝市場(chǎng)，包括IDM，晶圓代工廠及EMS。未來這一市場(chǎng)將迎來更多玩家，基板/PCB和晶圓代工廠可能會(huì)分食部分先進(jìn)封裝的市場(chǎng)大餅。因此，封裝廠除多元化的技術(shù)布局外，還必須學(xué)會(huì)更靈活地應(yīng)對(duì)新的產(chǎn)業(yè)環(huán)境。
國(guó)內(nèi)目前有長(zhǎng)電科技、通富微電、天水華天等一批走在行業(yè)前列的封測(cè)企業(yè)，其中長(zhǎng)電科技現(xiàn)已具備可與日月光相抗衡的SiP，并擁有自主知識(shí)產(chǎn)權(quán)的Fan-outeWLB、WLCSP、SiP、Bumping、FC-BGA等多項(xiàng)封裝技術(shù)。
業(yè)內(nèi)專家認(rèn)為，未來，具備完整系統(tǒng)封裝和系統(tǒng)模組整合能力的封測(cè)企業(yè)將更易受到市場(chǎng)青睞。華創(chuàng)證券也指出，摩爾定律放緩背景下，封裝環(huán)節(jié)對(duì)于提升芯片整體性能越來越重要。隨著先進(jìn)封裝朝著小型化和集成化的方向發(fā)展，技術(shù)壁壘不斷提高，未來封測(cè)環(huán)節(jié)或?qū)?fù)制晶圓代工環(huán)節(jié)的發(fā)展路徑，即先進(jìn)封裝市場(chǎng)規(guī)?？焖偬嵘?，技術(shù)領(lǐng)先的龍頭廠商享受最大紅利。
國(guó)內(nèi)先進(jìn)封裝技術(shù)雖然取得了進(jìn)展，仍面臨不少挑戰(zhàn)。數(shù)據(jù)顯示，2020年中國(guó)先進(jìn)封裝市場(chǎng)產(chǎn)值在全球的市場(chǎng)份額僅為14.8%。與世界一流封測(cè)企業(yè)相比，國(guó)內(nèi)的綜合技術(shù)水平還有較大的差距。不過，在國(guó)產(chǎn)替代的背景下，封測(cè)作為我國(guó)半導(dǎo)體領(lǐng)域優(yōu)勢(shì)最為突出的子行業(yè)，將繼續(xù)保持增長(zhǎng)態(tài)勢(shì)，先進(jìn)封裝層面的新挑戰(zhàn)與難題，正等待國(guó)內(nèi)廠商破局。
